PL
 |
EN
Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 7

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  automatyzacja projektowania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Optymalizacja strukturalna układów złożonych z typowych elementów z wykorzystaniem tablic decyzyjnych
100%
Partyka M. A.
|
|
tom R. 6, nr 2
36--40
PL
W opracowaniu przedstawiono zapisy strukturalne układów złożonych z typowych elementów z wykorzystaniem formalnych wyrażeń logicznych. Wykazano możliwość zastosowania tablic decyzyjnych w procesie dekompozycji i/lub kompozycji schematów strukturalnych. Uwzględniono możliwość połączeń odpowiednich tablic decyzyjnych jako proces grupowania wybranych elementów danego układu złożonego z typowych elementów. Podano przykład układu hydraulicznego, w którym zredukowano liczbę typowych elementów na podstawie przekształceń logicznych warunków działania elementów i układu z wykorzystaniem wyrażeń analitycznych i zapisów kodowych tablic decyzyjnych.
2
Content available Exploring Processor Parallelism: Estimation Methods and Optimization Strategies
100%
Jordans R. , Corvino R. , Jóźwiak L. , Corporaal H.
|
|
tom Vol. 4, nr 2
55--64
EN
Automatic optimization of application-specific instruction-set processor (ASIP) architectures mostly focuses on the internal memory hierarchy design, or the extension of reduced instruction-set architectures with complex custom operations. This paper focuses on very long instruction word (VLIW) architectures and, more specifically, on automating the selection of an application specific VLIW issue-width. The issue- width selection strongly influences all the important processor properties (e.g. processing speed, silicon area, and power consumption). Therefore, an accurate and efficient issue-width estimation and optimization are some of the most important aspects of VLIW ASIP design. In this paper, we first compare different methods for the estimation of required the issue-width, and subsequently introduce a new force-based parallelism estimation method which is capable of estimating the required issue-width with only 3% error on average. Furthermore, we present and compare two techniques for estimating the required issue-width of software pipelined loop kernels and show that a simple utilization-based measure provides an error margin of less than 1% on average.
3
Content available remote Wybrane zagadnienia zarządzania projektem w aspekcie automatyzacji projektowania urządzeń srk
100%
Wontorski P. , Kochan A.
|
2018
|
tom z. 121
411--421
PL
W artykule przedstawiono koncepcję integracji systemu automatyzacji projektowania z systemem zarządzenia projektem. Opracowano model współpracy obu systemów na kilku płaszczyznach, oparty na ciągłym monitorowaniu procesu projektowania i porównywaniu założonych wartości wybranych parametrów z wartościami rzeczywistymi. Wyboru przenoszonych zmiennych dokonano przy założeniu współpracy systemu zarządzania projektem z systemem automatyzacji projektowania urządzeń srk, opracowanym do wspomagania pracy projektantów. Ze względu na specyfikę projektów srk zwrócono uwagę na: kontrolę jakości projektu w kontekście bezpieczeństwa i niezawodności systemu, wpływ odchyleń od harmonogramu na organizację ruchu, zgodność wersji i zmian z fazowaniem prac na obiektach z prowadzonym ruchem kolejowym. Strukturę modelu przedstawiono w formie graficznej.
EN
The article presents the concept of integration system of design automation and system of project management. A model was developed cooperation between the two systems on several levels, based on continuous monitoring of the design process and comparing the assumed values of the selected parameters from the actual values. The selection of variables transmitted based on the assumption of cooperation project management system with the system of design automation for railway traffic control devices, designed to support of designers. Due to the nature of projects for railway traffic control devices drew attention to the quality control of the project in the context of the safety and reliability of railway traffic control system, the impact of deviations from the schedule to the railway timetable, version compatibility, and changes in the chamfering work on objects with continuous rail traffic. The structure of the model is presented in graphical form.
4
Content available remote EDA tools for designing ΣΔ modulators working in the currentmode
84%
Szczęsny S. , Kropidłowski M. , Naumowicz M. , Śniatała P.
Przegląd Elektrotechniczny
|
2016
|
tom R. 92, nr 9
77--80
EN
The article presents original tools for automating designing sigma-delta modulators working in the current mode. The solution makes it possible to optimize any modulator structure, to verify the compliance of the project with technological rules and to automate designing the layout of the circuit. The tools are compatible with popular design environments for CMOS circuits and with languages for describing circuit architectures. The proposed solution offers the designer the freedom of defining parameters expected of the modulator. The final result of the design process is a modulator topography obtained in a fully automated way and ready for fabrication. The effectiveness of the tools is demonstrated with an example of a modulator based on a current-to-frequency converter. The result of the design process was an SNDR coefficient equal to 76dB and the Walden’s FoM equal to 616fj/step for 20kHz bandwidth.
PL
W artykule zaprezentowano autorskie narzędzia służące automatyzacji projektowania modulatorów sigma-delta pracujących w trybie prądowym. Przedstawione rozwiązanie umożliwia optymalizację dowolnej struktury modulatora, weryfikację zgodności projektu z regułami technologicznymi oraz automatyzację projektowania layoutu układu. Narzędzia zgodne są z popularnymi środowiskami projektowania układów CMOS oraz językami opisu architektury układów. Zaproponowane rozwiązanie oferuje projektantowi swobodę definiowania oczekiwanych parametrów modulatora, a finalnym rezultatem procesu projektowego jest w pełni automatycznie uzyskana topografia modulatora nadająca się do fabrykacji. Skuteczność narzędzi zademonstrownao na przykładzie modulatora bazującego na przetworniku prąd-częstotliwość. W wyniku procesu projektowego uzyskano współczynnik PSNR równy 76dB oraz Walden’s FoM równy 616fj/step dla pasma 20 kHz.
5
Content available remote Method of automatic CAM programming using machining templates
84%
Kowalski M.
|
2020
|
tom R. 93, nr 1
48--52
EN
The paper presents a unique method of automatic programming of CNC machines using special machining templates built into the CAM program. The method, referred to by the author as Automatic CAM Programming Using Machining Templates (i.e. the acronym ACPUT), is used in the preparation of the machining process of parts characterized by geometric and technological similarity, and is aimed at automating the work carried out in the CAM program. In addition, the results of experimental studies were presented, confirming the possibility of using the new method in practice.
PL
W pracy przedstawiono unikalną metodę automatycznego programowania maszyn CNC z użyciem specjalnych szablonów obróbki wbudowanych w program CAM. Metoda, nazwana przez autora ACPUT, jest stosowana do przygotowania procesu obróbki części charakteryzujących się podobieństwem geometrycznym i technologicznym oraz ma na celu automatyzację pracy wykonywanej w programie CAM. Konstrukcja szablonów obróbki jest wspierana przez bazę wiedzy, której przygotowanie jest jednym z etapów ACPUT. Ponadto zaprezentowano wyniki badań eksperymentalnych, potwierdzające możliwość zastosowania nowej metody w praktyce.
6
Content available remote 2D DCT compression in the switched-current technique
67%
Szczęsny S. , Kropidłowski M. , Handkiewicz A. , Melosik M. , Śniatała P.
|
|
tom R. 90, nr 9
94-97
EN
The article presents a methodology for designing an analogue processor for a DCT compression using methods and strategies for designing digital circuits: the row strategy, a standard digital router and an automatic synthesis of architecture from its description in a VHDL-AMS language. The correctness of work of the topography has been verified with post-layout simulations of processing an exemplary image in the compressing task, using the discrete cosine transform. The quality of processing has been compared with other solutions available in literature by calculating the PSNR and Accuracy coefficients for the processed image. The article also presents changes of the PSNR coefficient depending on the level of the applied compression.
PL
W artykule zaprezentowana została metodologia projektowania analogowego procesora kompresji DCT z wykorzystaniem metod i strategii projektowania układów cyfrowych: strategii wierszowej, standardowego cyfrowego routera oraz metod automatycznej syntezy architektury z jej opisu w języku VHDL-AMS. Poprawność działania topografii zweryfikowana została symulacjami post-layoutowymi procesu przetwarzania przykładowego obrazu w zadaniu jego kompresji za pomocą dyskretnej transformaty kosinusowej. Jakość przetwarzania porównana została z innymi rozwiązaniami dostępnymi w literaturze poprzez wyliczenie współczynników PSNR oraz Accuracy dla przetworzonego obrazu. W artykule zaprezentowano również zmiany współczynnika PSNR w zależności od stopnia zastosowanej kompresji.
7
Content available remote Generacja layoutu filtrów SI w strategii wierszowej
67%
Handkiewicz A. , Szczęsny S. , Naumowicz M. , Melosik M. , Katarzyński P.
|
|
tom R. 87, nr 10
80-83
PL
Artykuł przedstawia metodę automatyzacji projektowania layoutu filtrów SI w strategii wierszowej z wykorzystaniem języka AMPLE. W pracy opisano narzędzia, które w krótkim czasie pozwalają niezależnie od technologii uzyskać layout układu złożonego z integratorow i zwierciadeł prądowych. Zaproponowane zostaje podejście pozwalające redukować pobieraną przez układ moc i zajętość powierzchni chipu lub zwiększyć szybkość działania. Skuteczność metody zobrazowana jest na przykładzie pary filtrów SI zaprojektowanej w technologii TSMC 0,18�μm.
EN
The article introduces a method of design automation of an SI filter layout using the row strategy with the help of the AMPLE language. The work describes tools which, in short time and independently on the used technology, allow to obtain a layout of a circuit composed of integrators and current mirrors. The presented approach allows to minimise the power consumption, to reduce the chip area or to enhance the speed of the circuit. The efficiency of the method is illustrated with an SI filter pair example, designed in the TSMC 0,18μm technology.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.