Wyniki wyszukiwania - Biblioteka Nauki

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

Znaleziono wyników: 3

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: analog multiplier

Sortuj według:

Ogranicz wyniki do:

A Versatile Analog CMOS Cell: Voltage-Buffer / Current-Conveyor / Multiplier

100%

Jendernalik W. , Grzyb J. , Szczepański S.

2002

tom Vol. 50, Nr 4

341--346

The concept of a 5V CMOS versatile cell for Field-Programmable Analog Arrays (FPAA) has been proposed. This cell can act as a voltage buffer, second generation current conveyor or analog multiplier. The simulations based on 2μ n-well CMOS process show the wide bandwidth and good linearity of the proposed cell.

CMOS inverter based analog multipliers : new experimental results and improvement study

63%

Machowski W. , Jasielski J.

2012

tom Vol. 53, nr 7

77-82

In the paper circuit implementations for four-quadrant multipliers based entirely on CMOS inverters have been shown. Experimental results for chips exploiting two architectures and manufactured by Europractice are presented. Furhermore a modifications for some functional blocks (voltage inverting buffer and current mirror) minimizing the sensitivity to process variations have been proposed. Statistical simulation data confirming the effectivness of proposed methods are also included.

W artykule przedstawiono rozwiązania czteroćwiartkowych układów mnożących opartych o inwertery CMOS (klasyczne i kwazi-inwertery). Zaprezentowano wyniki pomiarowe układów zrealizowanych dzięki programowi Europractice dla obu zaproponowanych architektur. W dalszej części zaproponowano modyfikacje bloków funkcjonalnych (inwertera napięciowego i lustra prądowego) mające na celu minimalizację wpływu zmian procesu technologicznego na układ. Przedstawiono analizy statystyczne potwierdzające skuteczność zaproponowanych metod.

Dynamicznie rekonfigurowalna matryca analogowa jako układ stabilizacji amplitudy w przetworniku pojemność/częstotliwość

63%

Malcher A.

2011

tom Vol. 52, nr 10

109-112

Artykuł prezentuje układ przeznaczony do przetwarzania sygnałów z pojemnościowych czujników wielkości fizycznych. Układ oparty jest na generatorze sinusoidalnym RC przestrajanym pojedynczą pojemnością. Regulator amplitudy generatora zrealizowano używając programowalnej matrycy analogowej, co pozwoliło na dynamiczną zmianę amplitudy oraz parametrów regulatora podczas pracy układu bez naruszania ciągłości pracy przetwornika. Obliczenia pozwalające uzyskać pojemność czujnika na podstawie zmierzonego okresu, a także przygotowanie danych rekonfiguracyjnych dla matrycy wykonywane są w mikrokontrolerze.

This paper presents a circuit designed for the conversion of signals obtained from capacitive sensors of physical quantities. The circuit is based on an RC sinewave oscillator tuned by single capacitance. The amplitude regulator is built using a Field Programmable Analog Array (FPAA), which allows for a dynamic change of oscillation amplitude and parameters of the regulator during runtime without affecting the funetionality of the converter. The calculations that allow to obtain the capacity value according to the measured period and also the reconfiguration data preparation are preformed in a microcontroller.