The paper deals with a multiple fault diagnosis of DC transistor circuits with limited accessible terminals for measurements. An algorithm for identifying faulty elements and evaluating their parameters is proposed. The method belongs to the category of simulation before test methods. The dictionary is generated on the basis of the families of characteristics expressing voltages at test nodes in terms of circuit parameters. To build the fault dictionary the n-dimensional surfaces are approximated by means of section-wise piecewise-linear functions (SPLF). The faulty parameters are identified using the patterns stored in the fault dictionary, the measured voltages at the test nodes and simple computations. The approach is described in detail for a double and triple fault diagnosis. Two numerical examples illustrate the proposed method.
2
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
A new accurate, physical, continuous, and simple DC MOSFET model for short-channel devices down to submicron channel lengths is presented in this paper for the simulation of VLSI circuits. The proposed model is based on the Charge-Sheet Approximation (CSA) and describes efficiently the I-V characteristics from subthreshold to strong inversion region as well as from the linear to the saturation region of operation with a single current equation. The model takes into account the major physical effects in state-of-the-art of deep-submicron MOSFET devices such as short and narrow channel effects on threshold voltage, carrier velocity saturation, BIBL, CLM, and mobility reduction due to vertical field. The effect of parasitic source/drain series resistance to the drain current characteristics is explicitly included in the model. The model is physically based, so the continuity of drain current, output conductance, and transconductance is ensured over all [formula], and [formula] bias conditions. Therefore, the model is very suitable for VLSI simulation. The model accuracy is verified by comparison with experimental data for MOSFET with different channel lengths and widths.
W artykule przedstawiono możliwości, jakie oferuje analogowa matryca reprogramowalna do testowania specyfikacji projektowych. Pokazano procedurę, która z wykorzystaniem układu FPAA, pomaga zweryfikować zaprojektowane algorytmy. Układ FPAA symuluje w sposób funkcjonalny zachowanie obwodu analogowego, który pobudzony jest sygnałem sinusoidalnym o zmiennej częstotliwości. Na podstawie odpowiedzi amplitudowej układu, mogą być analizowane wybrane specyfikacje projektowe, w celach diagnostycznych. W pracy zamieszczono przykład symulacji dolnoprzepustowego filtru Butterwortha ósmego rzędu wraz z uzyskanymi wynikami badań. Naszkicowane podejście zbliża dziedzinę nauki zajmującą się testowaniem układów analogowych do praktyki inżynierskiej, dzięki temu opracowywane algorytmy mogą być bardziej skuteczne.
EN
The use of the reconfigurable analog array to specification driven test is discussed in the article. In order to verify any developed diagnosis algorithms in practical environment, we presents an application of a testing procedure for FPAA. The analog array simulates a functional behavior of the system and is driven by the AC sweep stimuli. Based on the amplitude response some features are measured that are to be used for system diagnosis. The simple 8th order LP filter is examined and the results are gathered in the article. The approach presented here seems to be very acurate for functional test validation due to its real world connection.
W pracy opisano strategie wydobywania i selekcji cech uszkodzeń analogowych układów nieliniowych pozwalających na optymalizację procesów diagnostycznych. Omówiono algorytmy służące do wyboru minimalnego zbioru atrybutów zapewniającego skuteczną diagnostykę założonych pojedynczych uszkodzeń katastroficznych i parametrycznych obwodów tranzystorowych przy ograniczonym dostępie do punktów wewnętrznych obwodu. Założono dostępność prądów w zasilania źrodeł oraz prądów i napięć wejściowych a ekstrakcji cech uszkodzeń dokonywano na podstawie analizy dynamicznej i stałoprądowej analogowych układów nieliniowych bez nie stosowania skomplikowanych narzędzi obróbki sygnałów.
EN
The strategy of feature extraction and selection enabling to improve efficiency of fault detection methods for analog nonlinear circuits is presented in the paper. Simple algorithm for data selection, ensuring the proper diagnosis of faulty circuits having single catastrophic and parameter faults is proposed and tested. All the investigations were performed using transient responses and DC measurements, for limited number of testing points, under assumption, that complex signal processing tools are not available.
Przedstawiono nową metodę samo-testowania toru analogowego zakończonego przetwornikiem A/C w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami. Bazuje ona na nowej metodzie diagnostycznej opartej na przekształceniu transformującym próbki odpowiedzi czasowej badanej części analogowej na pobudzenie impulsem prostokątnym na krzywe identyfikacyjne w przestrzeni pomiarowej. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w układach analogowych.
EN
A new self-testing method of analog parts terminated by ADCs in mixed-signal electronic microsystems controlled by microcontrollers is presented. It bases on a new fault diagnosis method basing on transformation of voltage samples of the time response of a tested part on a square impulse into identification curves placed in a measurement space. The method can be used for fault detection and single soft fault localization.
8
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
Przedmiotem artykułu jest zastosowanie klasyfikatora z dwucentrowymi funkcjami bazowymi do detekcji i lokalizacji uszkodzeń w elektronicznych systemach wbudowanych sterowanych mikrokontrolerami. Przedstawiono szczegóły procedury pomiarowej oraz diagnostycznej z wykorzystaniem klasyfikatora DB zaimplementowanego w postaci algorytmicznej w kodzie programu mikrokontrolera. Omówiono konstrukcję klasyfikatora DB oraz metodę wyznaczania jego parametrów na przykładzie filtru dolnoprzepustowego 3-go rzędu.
EN
The aim of the paper is usage of the classifier with Two-Center Basis Functions for detection and localization of faults in electronic embedded systems controlled with microcontrollers. Details of measurement and diagnosis procedures with use of the TCB classifier implemented in the microcontroller’s program code were presented. Construction and a method of obtaining of parameters the TCB classifier on the exemplary 3th order filter were presented.
9
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
Artykuł przedstawia metodę automatyzacji projektowania layoutu filtrów SI w strategii wierszowej z wykorzystaniem języka AMPLE. W pracy opisano narzędzia, które w krótkim czasie pozwalają niezależnie od technologii uzyskać layout układu złożonego z integratorow i zwierciadeł prądowych. Zaproponowane zostaje podejście pozwalające redukować pobieraną przez układ moc i zajętość powierzchni chipu lub zwiększyć szybkość działania. Skuteczność metody zobrazowana jest na przykładzie pary filtrów SI zaprojektowanej w technologii TSMC 0,18�μm.
EN
The article introduces a method of design automation of an SI filter layout using the row strategy with the help of the AMPLE language. The work describes tools which, in short time and independently on the used technology, allow to obtain a layout of a circuit composed of integrators and current mirrors. The presented approach allows to minimise the power consumption, to reduce the chip area or to enhance the speed of the circuit. The efficiency of the method is illustrated with an SI filter pair example, designed in the TSMC 0,18μm technology.
The paper presents an algorithm of the exact symbolic network function analysis that deals with circuits with any size. The only condition is to decompose the whole circuit into smaller sub-circuits. The decomposition can be the multi-level hierarchical one. What is more, the calculation for each level can be done only once and the partial results can be reused any time. A higher level subcircuit does not need too much information about a lower one. The method can be easily implemented in multiprocessor or distributed systems. Although multilevel and compressed structure, symbolical value remains cancellation-free and any path from the root to the terminal vertex represent a single term. Thus, a large-scale and small-scale sensitivities calculation and elimination of less significant terms become simply and natural. To get the s-Expanded form, the fast algorithm based on sparse polynomial multiplication methods can be applied.
PL
Artykuł przedstawia algorytm dokładnej symbolicznej analizy funkcji układowych, który radzi sobie w zasadzie z obwodami dowolnego rozmiaru. Jedynym warunkiem jest dekompozycja obwodu na mniejsze podobwody. Dekompozycja jest hierarchiczna wielopoziomowa. Co więcej, obliczenia dla każdego poziomu można wykonać tylko raz, i częściowe wyniki mogą być ponownie wykorzystane w dowolnym momencie. Poziom wyższy w hierarchii nie potrzebuje zbyt wiele informacji o poziomie niższym. Metodę w łatwy sposób można zaimplementować w systemach wieloprocesorowych i rozproszonych. Mimo wielopoziomowej i skompresowanej postaci wyniki symboliczne zawsze pozostają wolne od skróceń, a dowolna ścieżka od korzenia do węzła końcowego reprezentuje pojedynczy składnik sumy. Z tego to powodu wyznaczenie wrażliwości mało- i wielkoskalowych oraz eliminacja mniej znaczących składników staje się prosta i naturalna. Aby uzyskać wyniki w postaci ilorazu wielomianów od s mogą być zastosowane szybkie algorytmu mnożenia wielomianów rzadkich.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.