Wyniki wyszukiwania - Biblioteka Nauki

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

2 Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

2 2007

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: algorytm kryptograficzny AES

Sortuj według:

Ogranicz wyniki do:

Zastosowanie metody podziału i ograniczeń w wielokryterialnym problemie podziału HW/SW do implementacji algorytmów kryptograficznych

100%

Strachacki M.

2007

tom T. 14

593-600

W niniejszej pracy przedstawiono zastosowanie metody podziału i ograniczeń B&B (ang. Branch and Bound) do problemu podziału funkcjonalności między sprzęt i oprogramowanie. Metoda B&B daje rozwiązanie optymalne, ma jednak wykładniczą złożoność obliczeniową. Przyspieszenie uzyskiwane jest na drodze eliminacji nierokujących gałęzi w przestrzeni poszukiwań, a jej kluczowym elementem jest definicja funkcji ograniczenia dolnego. W niniejszej pracy zaproponowano funkcję ograniczenia dolnego, która w prosty i dokładny sposób wyznacza minimalną wartość funkcji celu dla wszystkich podproblemów. Opisaną metodę wykorzystano do implementacji algorytmu kryptograficznego AES w układzie FPSLIC. Uzyskane wyniki potwierdziły tezę, że metoda B&B zastosowana do problemu podziału funkcjonalności między sprzęt i oprogramowanie umożliwia optymalizację wielokryterialną.

This paper presents the application of Branch&Bound method for solution of hardware/software partitioning problem. The method produces optimal solution, but bas exponential computational complexity. Speedup of computation is obtained by bounding unfruitful branches in exploration space and the key element of this process is the definition of lower bound function. In ibis paper lower bound function is defined, which enables multiobjective hardware/software partitioning with constraints. The method described is used for implementation of cryptographic algorithm AES in FPSLIC device. Achieved results confirmed that using hardware/software codesing methodology assures obtaining the implementation of predictable parameters.

Comparison of software and hardware realization of AES cryptographic algorithm

100%

Wójcikowski M. , Pankiewicz B.

2007

tom T. 14

589-592

In this paper hardware and software realization of direct and inverse AES cryptographic algorithm is presented. Both implementations were made using the Virtex-II FPGA and were practically tested. As the criteria of comparison, the resource utilization, achieved performance and power dissipation were chosen. Hardware realization increases throughput of conversion about 190 times over software implementation and decreases the energy required to process one data packet about 80 times, while resource utilization is about five times greater.

W artykule przedstawiono sprzętowe i programowe realizacje prostego i odwrotnego algorytmu AES. Wszystkie realizacje zostały przetestowane praktycznie na płytkach prototypowych z układami FPGA XILINX Virtex-II. Jako kryteria porównawcze poszczególnych realizacji użyto zajętość zasobów sprzętowych, traconą moc oraz uzyskaną wydajność. Uzyskano około 190 razy wyższą wydajność szyfrowania sprzętowego w stosunku do programowego oraz około 80 razy mniejsze zużycie energii niezbędne do przetworzenia pojedynczego słowa 128 bitowego. Zużycie zasobów w realizacji sprzętowej jest około pięciokrotnie większe niż w realizacji programowej.