Wyniki wyszukiwania - Biblioteka Nauki

1

Zastosowanie języka Impulse C do implementacji sprzętowej algorytmów kryptograficznych w FPGA na przykładzie algorytmu DES

100%

Budyn D. , Sokołowski P. , Russek P. , Wiatr K.

Pomiary Automatyka Kontrola

|

2012

|

tom R. 58, nr 7

626-628

PL

Artykuł opisuje implementację algorytmu DES z wykorzystaniem języka Impulse C. Język Impulse C należy do rodziny języków określanych wspólnym mianem języków HLL (High Level Language), których zadaniem jest, w stosunku do języków VHDL i Verilog, rozwinięcie możliwości opisu sprzętu na poziomie systemu. W założeniu, opis taki ma być syntezowalny i możliwy do implementacji w układach FPGA. W artykule skrótowo przedstawione zostały najważniejsze cechy charakterystyczne języka Impulse C oraz narzędzi programistycznych związanych z tym językiem. Przedstawiono również kilka sposobów optymalizacji projektów wykonywanych w języku Impulse C.

EN

In this paper we describe an FPGA implementation of the DES algorithm using Impulse C language. Impulse C is the one of the representatives of a growing group of hardware description languages known as High Level Languages (HLLs). The Impulse C extends standard ANSI C by introducing an extensive set of pragmas, new data types and library functions [3]. The Impulse C compiler translates programs that are written in 'C' into RTL-level system description. Section 1 describes some of the most important properties of the Impulse C language that are used in discussion conducted on later sections. Section 2 presents briefly the DES algorithm. In the next section a basic implementation of the DES algorithm is given. The block diagram of the designed circuit is shown in Fig. 1. The design was implemented using Xilinx Virtex 5 LX 220 FPGA. The basic version originates from the software version of the algorithm. Thus it is not optimized for hardware implementation. In the last section some improvements of the basic design available in the Impulse C are described. Those include a migration of arrays from a block RAM to FPGA internal registers and replication combinatorial logic. The result for the basic version of the algorithm and its optimized versions are presented in Table 1. Fig. 2 depicts the final algorithm implementation. The optimized version allows for a 8,25 times speedup over the basic version.

2

Zastosowanie układu FPGA do akceleracji obliczeń całki korelacji interwałów RR

100%

Pawlak S.

Pomiary Automatyka Kontrola

|

2007

|

tom R. 53, nr 5

102-104

PL

Analiza sygnałów biomedycznych jest jednym z ważniejszych obszarów badań naukowych. Istnieje duże zapotrzebowanie na wydajne systemy obliczeniowe, które pozwalały by na analizę sygnałów biomedycznych wielu pacjentów. W artykule przedstawiono propozycję architektury systemu obliczającego całkę korelacji interwałów międzyuderzeniowych RR, wykorzystującego układ FPGA do akceleracji obliczeń.

EN

Biomedical signal analysis is a very important field of research. This paper describes architecture of FPGA-accelerated computational system proposed by Author. The main purpose of this system is calculation of the correlation integral of RR intervals in cardiological patients.

3

Implementacja metody momentów z wykorzystaniem kart graficznych i architektury CUDA

100%

Topa T. , Noga A.

Przegląd Elektrotechniczny

|

2015

|

tom R. 91, nr 3

34-40

PL

W artykule omówiono możliwości zastosowania kart graficznych do przyspieszania obliczeń numerycznych bazujących na metodzie momentów. Opisano algorytmy metody momentów implementowane w heterogenicznym środowisku CPU/GPU oraz przeprowadzono szczegółową analizę możliwych do uzyskania przyspieszeń dla różnych generacji architektury CUDA.

EN

The using of GPU to accelerate of the numerical simulations based on the Method of Moments (MoM) is presented in this paper. Implementation of the MoM in heterogeneous CPU/GPU platform and the measured speedups for the three generation of CUDA architecture is also demonstrated.

4

Szybka metoda estymacji położenia końcówki bronchofiberoskopu – implementacja w GPU

100%

Socha M.

Pomiary Automatyka Kontrola

|

2013

|

tom R. 59, nr 3

216--219

PL

W pracy przedstawiono szybką metodę szacowania położenia końcówki bronchofiberoskopu, będącej ważnym fragmentem prototypowego systemu do wspomagania zabiegów bronchoskopowych. Omówiono sposób działania algorytmu śledzenia ruchu endoskopu oraz przedstawiono szczegóły nowej implementacji algorytmu, która wykorzystuje możliwości obliczeniowe procesorów kart graficznych. Zastosowanie wielordzeniowych procesorów graficznych GPU do przetwarzania obrazów z endoskopu zaowocowało ponad 25. krotym przyśpieszeniem algorytmu.

EN

In this work a new implementation of fast approximation of bronchofibero-scopy ego-motion is presented. This algorithm is an important part of a prototype system to support bronchofiberoscopic treatment. Its goal is to help a doctor to take a sample of a pathological lesion (found in computed tomography scan) by means of needle aspiration, performed from a bronchial tree interior [3, 4]. The approach is based on real-time registration of the 2D endoscopic images and virtual ones generated by a virtual camera located inside a 3D CT-based model of the bronchial tree. To speed up ego-motion estimation [5] in bronchial environment there is used a simplified model of geometric relations based on the cylindrical shape accompanied by the fixation on a carina [6], which reduces the number of degrees of freedom of the motion to four. It is achieved by continuous tracking of the carina (stationary point) illuminated by the camera light source, and by analyzing bronchial wall radial moves relative to the fixed point by correlation in the polar coordinates. Fig. 1 shows estimation of rotation steps, Fig. 2 estimation of translation. Use of the multi-core graphics processing unit (GPU) to process the images from the endoscope allowed reducing the computation time more than 25 times.

5

Równoległa realizacja przykładowego algorytmu genetycznego z wykorzystaniem akceleratorów GPU

80%

Ratuszniak P. , Stasiak A. , Łańcucki R.

Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej

|

2018

|

tom Nr 13

63--78

PL

W artykule zaprezentowano praktyczną implementację aplikacji rozwiązującej przykładowy algorytm genetyczny z wykorzystaniem akceleratorów GPU. W tym przypadku zdecydowano się na rozwiązanie za pomocą algorytmu genetycznego typowego problemu optymalizacyjnego, jakim jest problem komiwojażera. Dodatkowo w celu wykorzystania mocy karty graficznej w tworzonej aplikacji wykorzystano technologię programowania na karcie graficznej – technologię Nvidia CUDA.

EN

The paper presents a practical implementation of a local desktop application that solves exemplary genetic algorithm with the use of GPU accelerators. In this case decided with the use of genetic algorithm to solve typical optimization problem which is travelling salesman problem. Additionally used Nvidia CUDA programming technology in order to use power of GPU in created application.

6

Modyfikacja algorytmu Changa z wykorzystaniem metody znajdowania punktów najbliższych

70%

Sierszeń A.

Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie

|

2007

|

tom T. 11, z. 3

193-202

PL

Modyfikacja algorytmu Changa polegająca na zastąpieniu oryginalnego sposobu wyznaczania odległości do najbliżej położonego punktu z tej samej klasy zmodyfikowanymi metodami znajdowania punktów najbliższych przynosi dużą akceleracje obliczeń. Przeprowadzone eksperymenty dowodzą, że zaproponowana metoda nie zmniejsza w sposób istotny jakości klasyfikacji.

EN

The modification of Chang's algorithm consisting in replacement of the original method of determining the distance to the nearest point from the same class with modified methods of finding the mutually nearest points causes a great acceleration of the computational phase. Results of experiments show that the presented method does not significantly decrease the quality of classification.