PL
 |
EN
Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 7

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  VLSI
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Hierarchical residue number systems with small moduli and simple converters
100%
Tomczak T.
International Journal of Applied Mathematics and Computer Science
|
2011
|
tom 21
|
nr 1
173-192
EN
In this paper, a new class of Hierarchical Residue Number Systems (HRNSs) is proposed, where the numbers are represented as a set of residues modulo factors of 2k ± 1 and modulo 2k . The converters between the proposed HRNS and the positional binary number system can be built as 2-level structures using efficient circuits designed for the RNS (2k-1, 2k, 2k+1). This approach allows using many small moduli in arithmetic channels without large conversion overhead. The advantages resulting from the use of the proposed HRNS depend on the possibility of factorisation of moduli 2k ± 1.
2
Content available remote A Simple Architecture for Computing Moments and Orientation of an Image
100%
Dey S. , Bhattacharya B. B. , Kundu M. K. , Acharya T.
|
2002
|
tom Vol. 52, nr 4
285-295
EN
In this paper, a new methodology for computing orientation of a gray-tone image by the method of moments is described. Orientation is an essential feature needed in many image processing and pattern recognition tasks. Computation of moments is accomplished by a new projection method that leads to a fast algorithm of determining orientation. Using a simple architecture, the proposed algorithm can be implemented as a special purpose VLSI chip. The hardware cost of the proposed design is significantly lower compared to that of the existing architecture.
3
Content available remote A Co-processor for Computing the Euler Number of a Binary Image using Divide-and-Conquer Strategy
100%
Dey S. , Bhattacharya B. B. , Kundu M. K. , Bishnu A. , Acharya T.
|
2007
|
tom Vol. 76, nr 1-2
75-89
EN
Euler number is a fundamental topological feature of an image. The efficiency of computation of topological features of an image is critical for many digital imaging applications such as image matching, database retrieval, and computer vision that require real time response. In this paper, a novel algorithm for computing the Euler number of a binary image based on divide-and-conquer paradigm, is proposed, which outperforms significantly the conventional techniques used in image processing tools. The algorithm can be easily parallelized for computing the Euler number of an N ×N image in O(N) time, with O(N) processors. Using a simple architecture, the proposed method can be implemented as a special purpose VLSI chip to be used as a co-processor.
4
Content available remote Wielokanałowy system do rejestracji sygnałów neurobiologicznych metodami in vitro i in vivo
89%
Kmon P. , Żołądź M. , Gryboś P. , Szczygieł R.
|
2010
|
tom R. 86, nr 9
67-71
PL
W pracy zaprezentowano projekt oraz pomiary niskoszumnego wielokanałowego układu scalonego przeznaczonego do pomiarów zewnątrzkomórkowych sygnałów neuronowych przeprowadzanych z wykorzystaniem matryc mikroelektrod. Prezentowany układ scalony posiada 64 kanały pomiarowe i został wykonany w technologii submikronowej CMOS 180nm. Aby zminimalizować ilość przewodów doprowadzonych do układu scalonego zastosowano multiplekser analogowy redukujący ilość wyjściowych linii danych z 64 do 1. Układ scalony został zoptymalizowany pod kątem jednorodności kluczowych parametrów analogowych w systemie wielokanałowym oraz pod kątem minimalizacji szumów. Użytkownik ma możliwość zmiany częstotliwości granicznych toru pomiarowego: dolnej w zakresie 1 – 60 Hz, górnej w zakresie 3,5 kHz - 15 kHz. Dla nominalnych ustawień zaprojektowany układ charakteryzuje się wzmocnieniem na poziomie 44 dB, poborem mocy 220. W na kanał i szumami wejściowymi na poziomie 6 .V - 11 .V rms (w zależności od ustawionego pasma częstotliwościowego). Dokonane pomiary wykazują wysoką jednorodność kluczowych parametrów układu wielokanałowego: rozrzut wzmocnienia napięciowego wynosi 4,4% a rozrzuty dolnej i górnej częstotliwości granicznej są na tym samym poziomie.
EN
This paper presents the design and measurements of a low noise multi-channel front-end electronics for recording of extra-cellular neuronal signals using microelectrode arrays. The integrated circuit contains 64 readout channels and was fabricated in CMOS 180nm technology. A single readout channel is built of an AC-coupling circuit at the input, a low noise preamplifier, a band-pass filter and a second amplifier. In order to reduce the number of output lines, 64 analog signals from readout channels are multiplexed to a single output by an analog multiplexer. The chip is optimized for low noise and good matching performance with the possibility of cut-off frequencies tuning. The low cut-off frequency can be tuned in the 1 Hz - 60 Hz range and the high cut-off frequency can be tuned in the 3,5 kHz - 15 kHz range. For the nominal gain setting of 44 dB and power dissipation per single channel of 220 �ÝW the equivalent input referred noise is in the range from 6 �ÝV - 11 �ÝV rms depending on the band-pass filter settings. The chip has good uniformity concerning the spread of its electrical parameters from channel to channel. The spread of gain calculated as standard deviation to mean value is about 4,4% and the spreads of the low and high cut-off frequencies are on the same level. The chip occupies 5„e2,3 mm2 of silicon area.
5
Mikrostruktury chłodzące do zastosowań w układach scalonych
75%
Raj E. , Stefański Ł. , Lisik Z.
|
|
tom Vol. 48, nr 11
82-84
PL
Omówiono wyniki analizy numerycznej mikrokanałowych struktur chłodzących przeznaczonych do integracji z układami VLSI. Przebadano i pokazano wpływ trzech podstawowych parametrów geometrycznych mikrostruktur chłodzących, zawierających kanały o przekroju prostokątnym, na całkowitą ilość ciepła odprowadzaną z pastylki półprzewodnikowej. Wyniki przeprowadzonych symulacji numerycznych mogą zostać wykorzystane w procesie optymalizacji pod kątem otrzymania jak najwydajniejszych struktur chłodzących z uwzględnieniem założonej technologii wykonania oraz parametrów eksploatacyjnych.
EN
The paper presents results of numerical analysis of a microchannel cooling structure integrated with VLSI circuit. The influence of three geometrical parameters of microstructure on total heat overtaken from the semiconductor device is shown and explained. The results may be used for optimisation process with the main goal to design the most efficient structure with respect to given technological and operational parameters. The simulations and calculations were supported by ANSYS software.
6
Content available remote A statistical circuit design in submicron VLSI MOS device
75%
Rybarczyk A. , Szulc M. , Bajorski P.
|
2002
|
tom Vol. 27, No. 3
141-156
7
Content available On Transformation of a Logical Circuit to a Circuit with NAND and NOR Gates Only
51%
Samary B. , Karatkevich A.
|
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.