Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 3

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  SA
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available TPG and SA with low power consumption
100%
|
|
tom R. 59, nr 10
1040--1045
EN
In this paper new solutions for reducing a switching activity of BIST environment for the scan-organized BIST architectures are presented. Several approaches of low power BIST have been proposed. In [1], the author presents a test scheduling approach that takes into consideration the power consumption. For general BIST structure a new test pattern generator is proposed in [2]. There is a set of solutions to eliminate useless pseudo random patterns during the test mode [3-5]. The paper is organized as follows. In Section 2 the power consumption issue and weighted switching activity modeling are investigated. Section 3 presents switching activity of basic logic structures. In Section 4 a new technique is proposed. Section 5 shows the multi-input modulo 2 adder with low power consumption. In Section 6 modified structures of TPG and SA are presented. Section 7 shows two-pattern testing and Section 8 cryptographic key generation with low power consumption. Sections 9-11 include hardware verification of the presented solutions. Section 12 is the summary.
PL
Pobór mocy w systemach cyfrowych może znacząco wzrosnąć podczas procesu testowania. Niniejsza publikacja opisuje metodę, dzięki której może zostać zmniejszone zużycie energii w układach cyfrowych podczas testowania BIST (ang. Built-In Self-Testing). Niniejsze rozwiązanie zostało opracowane w oparciu o standardową strukturę rejestru przesuwającego z liniowym sprzężeniem zwrotnym LFSR(ang. Linear Feedback Shift Register). Weryfikacja sprzętowa pokazuje, iż pobór mocy został zmniejszony o około 50% w porównaniu ze strukturą klasyczną. Zaproponowane rozwiązanie zweryfikowano sprzętowo w generatorze testów TPG (ang. Test Pattern Generator), analizatorze sygnatur SA (ang. Signature Analyzer), generatorze par wektorów testowych oraz zmodyfikowanym generatorze Geffe’go. Zawartość artykułu jest następująca. W części 2. opisano podstawowe definicje związane z poborem mocy w BIST. W części 3. przedstawiono sposób obliczania aktywności przełączeń podstawowych struktur logicznych. W części 4. pokazano wpływ sposobu projektowania układu na jego aktywność przełączeń. Część 5. zawiera metodę projektowania wielowejściowego sumatora modulo 2 o minimalnej aktywności przełączeń. Zmniejszenie poboru mocy w generatorach testów i analizatorach sygnatur wykorzystywanych w BIST zostało zaprezentowane w części 6., natomiast obniżenie poboru mocy podczas testowania układów cyfrowych z wykorzystaniem par wektorów testowych w części 7. Część 8. to obniżenie poboru mocy podczas testowania układów cyfrowych z wykorzystaniem par wektorów testowych. Rozdziały 9–11 zawierają weryfikację sprzętową zaprezentowanych metod i algorytmów. Podsumowanie zawiera część 12.
PL
Opracowano metodę optymalizacji według strategii symulowanego wyżarzania (SW) opartą na propozycji z [1, 2]. Polega ona na wbudowaniu algorytmu simpleksów w ramy podstawowych koncepcji SW. Opracowana metoda umożliwia rozwiązywanie problemów nieliniowych z ograniczeniami równościowymi i nierównościowymi. W tej pracy przedstawiono przykłady zastosowania do rozwiązania dwóch zagadnień z zakresu inżynierii chemicznej.
EN
Simulated annealing (SA) optimisation method has developed based on the proposition from [1,2]. The approach relies on embedding simplex algorithm into basic concepts of SA. The optimisation method can be applied for solving non-linear problems with equality and inequality constraints. Examples of applications are presented for two chemical engineering problems.
3
Content available remote Ionospheric anomalies related to the Mw 6.5 Samar, Philippines earthquake
71%
|
|
tom Vol. 71, no. 2
601--611
EN
Models belonging to the ionosphere that is directly affected by factors such as solar activity, geomagnetic storm, earthquake, seasonal changes, and geographical location need to be considered altogether. In this sense, the cause of the ionospheric anomalies should be meticulously distinguished from each other. Ionospheric anomalies that occur before or (and) after an earthquake have a serious place in earthquake prediction studies. Total electron content (TEC) is one of the significant parameters to be able to discuss the anomalies of the ionosphere. This essay investigates ionospheric anomalies before and after the Mw 6.5 Samar, Philippines (12.025° N, 125.416° E and November 18, 2003, at 17:14 UT) earthquake. The paper analyzes anomalies with the aid of the TEC (TECU) map. In the paper, the time-domain TEC variables are transferred to the frequency-domain for observing some clues-peaks by short-term Fourier transformation spectral analysis. The discussion handles the effect of the solar activity with the F10.7 (sfu) index and the effect of geomagnetic storms with Bz (nT), v (km/s), P (nPa), E (mV/m), Kp (nT), and Dst (nT) parameters (index). The lower and upper boundaries of the TEC map obtained from the International Reference Ionosphere (IRI-2016) are calculated with the help of median and standard deviation. The boundary-setting process is named statistical analysis. TEC data exceeding the boundaries are marked as anomaly data. According to the paper, 11-day anomalies (9-day of which belong to pre-earthquake) are detected. Probably, the anomalies observed on November 6, 7, and 12 belong to the Samar earthquake.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.