This paper presents design and development of the system for automated testing of pseudo-random binary sequences produced by chaotic generators implemented in programmable devices. This task requires a large amount of computing resources due to the complex form of statistical tests. The proposed solution is a flexible, platform-independent integrated test-bed and can be extended by new modules. It has been proved, that the described system significantly simplifies testing of pseudorandom generators implemented in FPGA devices. Experimental results of 6 different architectures of pseudo-random generators implemented on Zynq, Spartan 6, Virtex 5 and Virtex 6 FPGA devices from Xilix have been presented. The overall test time for NIST test battery is about 8 times shorter than in a conventional method based on a single-computer test-bed.
PL
Artykuł prezentuje projekt i realizację zautomatyzowanego systemu do testów chaotycznych generatorów pseudolosowych sekwencji binarnych implementowanych w układach programowalnych. Ze względu na złożoną budowę testów statystycznych zadanie to wymaga dużej mocy obliczeniowej. Zaproponowane rozwiązanie jest elastyczne, niezależne od platformy sprzętowej i może być rozbudowywane o nowe moduły. Wykazano, że opisany system w znaczący sposób ułatwia testowanie generatorów ciągów pseudolosowych w układach FPGA. Podano wyniki eksperymentalne badań 6 różnych architektur generatorów pseudolosowych zaimplementowanych w układach rodzin Zynq, Spartan 6, Virtex 5 i Virtex 6 firmy Xilinx. Łączny czas wykonania zestawu testów NIST przy użyciu proponowanej metody jest krótszy 8-krotnie od czasu wykonania testu konwencjonalną metodą z pojedynczym komputerem.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.