Przedmiotem pracy jest opis techniczny modułu odbiornika radiowego sygnału synchronizacji czasu DCF 77,5 kHz implementowanego w układzie programowalnym FPGA. Dzięki zastosowaniu tego modułu w tworzonym urządzeniu opartym o układ programowalny możliwa jest automatyczna synchronizacja czasu w implementowanym systemie. Praca ta opisuje także sposób projektowania takiego urządzenia z wykorzystaniem narzędzi zawartych w pakiecie Active-HDL.
EN
The theme of this article is a technical description of time synchronization signal receiver (DCF 77.5 kHz). Which was designed using a VHDL language and implemented in FPGA device. This module could be used to synchronize any digital system implemented in FPGA. This article describe also tools which are included in Active-HDL.
2
Dostęp do pełnego tekstu na zewnętrznej witrynie WWW
The paper presents application called FIReWORK, that allows for automatic creation of the VHDL hardware structures of FIR filters. Automatically generated specialized hardware solutions dedicated to the FPGA and ASIC are commonly known as Intellectual Property Cores. The essential future of the application is easy initialization of FIR filter parameters in GUI, and then automatically design, calculate and generate the IP Core structure of the filter. The hardware realization is based on the Residue Number System, as a main arithmetic. Current structure of the application, the main objectives of the project, design assumptions and benefits are discussed.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.