Wyniki wyszukiwania - Biblioteka Nauki

1

Transistor-only Notch and Band-pass Filters

100%

Guziński A. , Kiełbasiński A.

|

2001

|

tom vol. 49, nr 1

51-57

EN

Simple lumped-distributed RC notch and band-pass filters are reminded. The uniform distributed RC line is replaced by a MOSFET operating in the strong inversion region. Output resistances of bias circuits are working as lumped resistors. Simple CMOS implementations of such filters are proposed and discussed. The analysis results are presented.

2

Low-Voltage CMOS Transconductance Amplifier Controlled from Body Terminals

100%

Kulej T.

|

1999

|

tom Vol. 47, nr 3

255-261

EN

A novel solution for fully-balanced transconductance amplifier controlled from body terminals is presented. The circuit operates from a single supply voltage of only 3V and exhibits very large frequency range.

3

ASIC for Active Heat Sinks Control Design and Testing

88%

Dziurdzia P. , Bratek P.

|

1999

|

tom Vol. 47, nr 3

301-308

EN

A special ASIC was designed to control the active heat sink with a Peltier heat pump according to the power consumption or temperature changes in a cooled chip. Two kinds of cooling are described and their simulation results are presented. Our proposal is to use such an ASIC as a standard cell in VLSI circuits or micromachine structures to control the thermal resistance between a silicon structure and an ambient to minimise the energy supplying the Peltier pump and to keep the structure under the temperature limit. The results of testing the ASIC are included.

4

Wpływ układu kluczującego na dokładność odwzorowania napięcia w układach próbkująco-pamiętających realizowanych w scalonej technologii CMOS

75%

Król K. , Piwowarska E.

|

2010

|

tom Vol. 51, nr 7

86-89

PL

W artykule przedstawiono wpływ realizacji układu kluczującego na dokładność układu próbkująco-pamiętającego zaprojektowanego w scalonej technologii CMOS 350 nm. Przeanalizowano zachowanie prostych kluczy NMOS, PMOS oraz CMOS. Następnie zaprojektowano i przeanalizowano układy kluczy o specjalnej konstrukcji, wykorzystujące efekt bootstrepu. Praktyczne zastosowanie otrzymanych wyników zilustrowano projektem 12-bitowego, szybkiego układu próbkująco-pamiętającego opartego o architekturę z millerowską pojemnością próbkującą.

EN

In this article the influence of a switching circuit realization on accuracy of voltage sample-and-hold circuit is shown. Switching circuits were designed and investigated in CMOS 350 nm technology. The influence of using simple single NMOS and PMOS transistor and CMOS transistor pair on the circuit accuracy were shown. Then, a special bootstrep switching circuits were designed and investigated. Practical application of obtained results was shown by designing and analyzing 12-bit fast sample-and-hold circuit based on miller capacitance architecture.

5

Scalony analogowy filtr kanałowy CMOS wielosystemowego odbiornika komunikacji bezprzewodowej

75%

Jakusz J.

|

2007

|

tom T. 14

581-588

PL

Na przestrzeni ostatnich lat powstało wiele nowych standardów komunikacji bezprzewodowej, co prowadzi do zwiększonego zapotrzebowania na urządzenia wielosystemowe. Konieczność zmniejszenia kosztów produkcji, obniżenia pobieranej mocy i zmniejszenia rozmiarów tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków toru odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr kanałowy. W referacie przedstawiono scalony wielosystemowy analogowy filtr kanałowy wykonany w technologii 0,35[mi]m CMOS.

EN

Many new standards of cordless communication where introduced within the last years what is leading to increased demand for multistandard devices. The need to reduce production costs, power dissipation, and sizes of these devices is forcing to develop new circuits solutions for a single-chip transceiver in a CMOS technology. One of that circuit is continuous-time channel-select filter in the front-end of a mobile receiver. This paper presents CMOS implementations of low-voltage, low-power analogue active-RC law-pass channel-select filters for multistandard receives.

6

Modulatory ∆ z adaptacją interwału próbkowania : rozwiązania predyktorów w technologii CMOS

63%

Golański R. , Godek J. , Kołodziej J.

|

2012

|

tom Vol. 53, nr 9

157-162

PL

Modulacja delta z adaptacją odstępu próbkowania jest obiecującą metodą 1-bitowej konwersji a/c, ze względu na swoje właściwości kompresyjne oraz uzyskiwaną jakość przetwarzania, szczególnie przy pracy z sygnałem niestacjonarnym o dużej dynamice. Celem artykułu jest porównanie parametrów (powierzchnia, pobór mocy, stopień komplikacji układów logiki sterującej) predyktora wykorzystującego wielobitowy przetwornik c/a i rozwiązania z integratorem paczkowym, obu realizowanych w technologii CMOS (proces AMS 350 nm). Wykazano, iż rozwiązanie kodeka z predyktorem w postaci integratora paczkowego posiada przy zbliżonych wyjściowych parametrach przetwarzania, mniejszą powierzchnię, zużywa mniej energii i wymaga mniejszych zasobów logiki sterowania.

EN

Delta modulation with a sampling interval adaptation is key method of 1-bit a/d conversion, due to its compression properties and high processing quality, especially when coding nonstationary signal with high dynamics. In the most common solutions, it is proposed to apply in prediction loop a multi-bits d/a converter supplemented by digital accumulator. The aim of the article is to compare the predictor parameters (the area, the power, the complications of logic controller degree) using multi-bit d/ a converter and parcelling integrator, both of the solutions implemented in CMOS technology (process AMS 350nm). There was proved that the solution of the of codec with the predictor in the form of the parcelling integrator, has similar processing quality to classical approach, but reaches less surface area, uses less power, and requires less resources of logic control circuits.

7

Operational amplifier for switched capacitor systems realized in various CMOS technologies

63%

Długosz R. , Pawłowski P. , Dąbrowski A.

|

2010

|

tom Vol. 51, nr 3

67-70

EN

This paper presents a detailed investigation of a two-stage operational amplifier (OA), which is commonly used in switched-capacitor finite impulse response (SC FIR) filters. A proper selection of the OA structure for particular SC FIR filters is an important task, as it has a direct influence on the achievable data rate, power dissipation, chip area, as well as selectivity of the filter. Main parameters of the OA have been compared in the CMOS AMS 0.8 μm, 0.35 μm as well as in the TSMC 0.18 μm technologies. The best performance has been achieved in the 0.18 žm process, as expected. The gain bandwidth product (GBP) equals 1.9 GHz in this case, while the power dissipation is 600 μW at 1.8 V power supply. The chip area of a single OA, which equals 400 μm 2, is approximately 20 times smaller than in the 0.8 μm technology. The corner analysis for different temperatures, supply voltages, and several transistor models for the CMOS 0.18 μm process is also presented in the paper.

PL

W artykule przedstawiono szczegółową analizę dwustopniowego wzmacniacza operacyjnego, powszechnie używanego w filtrach o skończonej odpowiedzi impulsowej wykonanych w technice przełączanych kondensatorów. Dobór właściwego do danego filtru wzmacniacza operacyjnego jest bardzo istotnym elementem projektu. Parametry wzmacniacza pośrednio wpływają na osiągane parametry: szybkość działania, pobór mocy, powierzchnię układu scalonego, a także selektywność filtru. W pracy porównano parametry wzmacniaczy wykonanych w technologiach CMOS AMS 0,8 μm, 0,35 μm, a także TSMC 0,18 μm. Zgodnie z oczekiwaniami najlepsze osiągi uzyskał wzmacniacz wykonany w procesie 0,18 žm. Iloczyn szerokości pasma i wzmocnienia osiągnął wartość 1,9 GHz, przy poborze mocy 600 μW i zasilaniu 1,8 V. Powierzchnia pojedynczego wzmacniacza operacyjnego równa się 400 μm2 i jest około 20-krotnie mniejsza niż w technologii 0,8 μm. Przeprowadzono również analizę zmienności procesu produkcyjnego dla różnych temperatur, napięć zasilania i kilku modeli tranzystorów w procesie CMOS 0,18 μm.

8

Wielowejściowe bramki prądowe

51%

Łuczak R. , Rajewska M.

|

2011

|

tom Vol. 52, nr 9

171-174

PL

W pracy ukazane są wybrane aspekty realizacji cyfrowych układów prądowych, a w szczególności nakład sprzętowy i pobierana moc. Podejmuje się próbę redukcji nakładu sprzętowego i mocy poprzez realizację wielowejściowych bramek prądowych. Zaproponowano budowę bramek wielowejściowych, realizujących te same funkcje logiczne, które dotychczas realizowano za pomocą kilku bramek. Pokazano zastosowanie nowych bramek, a w szczególności nowej dwuwejściowej bramki, realizującej funkcję logiczną NOR do implementacji funkcji wzorcowej typu T. Ponieważ algebra Bramek prądowych różni się od algebry Boole'a, gdyż poza stanami logicznymi "1" i "O", występuje stan logiczny "-1", minimalizację układów przeprowadza się z innymi technikami, wyszukując tzw. funkcji wzorcowych. Funkcja typu T jest jedną z nich. Jej realizacja sprzętowa wymagała dotychczas zastosowania dwóch bramek. Skutkiem stosowania bramek wielowejściowych jest znacząca redukcja nakładu sprzętowego i mocy pobieranej przez system CMCL (Current-Mode Current Logic), co jednocześnie wpływa na wzrost szybkości przetwarzania.

EN

In present paper the issues of the realisation of digital circuits of current-mode gates are presented. Especially the power consumption and large complexity of circuits were shown. The attempt of the reduction of both of adverse features, by the realisation of multi-input modules using for the synthesis of current-mode gates is taken. As a result of the research. the modification of modules was done. With new modules, the construction of multi-input current-mode gates, realising the same logical functions as several gates together before is possible. The new multi-input currenl-mode gates, aspecially the dual-input NOR gate for the hardware implementation of the T-type standard logical function is proposed. The algebra of current-mode gates is different than boolean. With logical states "O" and "1" the state "-1" occurs. The state "-1" makes possible to realise the T-type standard function by simple way. For the more reduction of the hardware complexity of the realization of this function, the application of a new current-mode gate is proposed. As effect of an application of new multi-input gates are a reduction of a power consumption and reduction of the hardware complexity of the current-mode digital system. The less complexity and power consumption cause the acceleration of the performance of digital circuits.