PL
 |
EN
Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 8

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Wykorzystanie zasobów sprzętowych w mikroprogramowanych układach sterujących z kodowaniem kolekcji mikrooperacji
100%
Kołopieńczyk M.
Pomiary Automatyka Kontrola
|
2010
|
tom R. 56, nr 10
1144-1146
PL
W artykule omówiono wyniki prac nad wydajnym wykorzystaniem zasobów sprzętowych w mikroprogramowanych układach sterujących z wykorzystaniem metody współdzielenia kodów z kodowaniem kolekcji mikrooperacji. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Badania wykazały, że zastosowanie metody współdzielenia kodów z kodowaniem mikrooperacji oraz wprowadzenie bloku konwertera adresu do mikroprogramowanego układu sterującego skutkuje, dla niektórych przypadków, co najmniej 30% zmniejszeniem rozmiaru pamięci jednostki sterującej implementowanej jako mikroprogramowany układ sterujący.
EN
paper presents results of efficient use of hardware resources for a microprogram control unit with code sharing and microoperation collections encoding. Two types of microprogram control unit are compared; structures with and without an address converter (Fig. 2). Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit [7]. The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c. It can be concluded that implementation of the compositional microprogram control unit with codes sharing and microoperation collections encoding presented in this work results in decrease of the control memory size required for the control unit. In some cases the memory consumption drops even by 30% in comparison to the implementation without the address converter. This paper is divided into four parts. The first paragraph is a brief introduction to the issues of compositional microprogram control unit design [1, 8]. In the second and third paragraphs the results of resource utilisation are presented. The last - fourth - paragraph contains a summary.
2
Content available Analiza zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów
100%
Kołopieńczyk M.
|
|
tom R. 55, nr 7
482-484
PL
W artykule zaprezentowano wyniki prac nad zmniejszeniem zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Do syntezy i implementacji struktur wykorzystano oprogramowanie Xilinx ISE 8.2i. Zastosowano cztery dostępne w pakiecie ISE strategie optymalizacji. Platformę docelową stanowił układ FPGA Xilinx Virtex-II Pro (xc2vp30-7ff896c). Badania wykazały, że wprowadzenie bloku konwertera adresu skutkuje, dla niektórych przypadków, co najmniej 50 % zmniejszeniem rozmiaru pamięci mikroprogramowanego układu sterującego ze współdzieleniem kodów.
EN
The paper presents the results of investigations on decrease in hardware resources usage in microprogram control units with code sharing. Two types of microprogram control units are compared: a structure with the address converter and that without it. Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit. Four optimization strategies available in the package ISE were applied. Two strategies focus on the resources usage optimisation (area level 1, area level 2); the other two - on the device maximum frequency (speed level 1, speed level 2). The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c).The test results show that in some cases the memory consumption drops even by 50 % in comparison with the implementation without the address converter. It should be noted that adding an additional block (address converter) to the microprogram control unit does not cause an increase in the hardware resource use. The paper is divided into four parts. First section is a brief introduction to the issues of compositional microprogram control unit design. In second and third sections the results of resource utilisation are presented. The last - fourth - chapter contains a summary.
3
Content available Koncepcja systemu wspomagającego projektowanie mikroprogramowanych układów sterujących
100%
Kołopieńczyk M.
|
|
tom R. 55, nr 7
470-472
PL
W artykule zaprezentowano aplikację wspomagającą proces projektowania mikroprogramowanych układów sterujacych (ang. Compositional Microprogram Control Unit, CMCU). Do opisu algorytmu sterowania układów mikroprogramowanych wykorzystano sieć działań (ang. flow-chart). Głównym zadaniem aplikacji jest usprawnienie procesu opisu układów sterujących za pomocą sieci działań jak również translacja graficznej formy sieci działań do specyfikacji tekstowej. W artykule zaproponowano i omówiono struktury danych umożliwiające tworzenie, przechowywanie oraz prezentację sieci działań.
EN
The paper presents a concept of a system supporting the design process of compositional microprogram control units. The control algorithm of the compositional control unit is very often described by flow-charts. The proposed approach improves the design process of the microprogram control unit algorithm defined by flow-charts. It allows translating the graphical flow-chart representation into a textual flow-chart specification from as well. The data structures for creation, storage and presentation of flow-charts are also proposed. The paper is divided into four sections. The first section is a brief introduction to the issues of compositional microprogram control unit design. In the second one the graphical and textual flow-chart specification is presented. The third section describes the structure of the data formats and programmable environment. The last - fourth - section contains a summary.
4
Optymalizacja mikroprogramowanego układu sterującego poprzez zastosowanie współdzielenia kodów
63%
Titarenko L. , Kołopieńczyk M.
|
|
tom R. 52, nr 6 bis
53-55
PL
Zaproponowana w artykule metoda współdzielenia kodów umożliwia minimalizację rozmiaru pamięci niezależnie od charakterystyki implementowanego algorytmu sterowania. Metoda oparta jest na przekształceniu adresu, reprezentowanego jako pary , w adres mikroinstrukcji. W artykule przedstawiono także przykład zastosowania proponowanej metody.
EN
A presented code sharing method permits to save minimal size of control memory independently on characteristics of implemented control algorithm. Method is based on transformation of address of the pair into address of microinstruction. An example of proposed method application is given.
5
Content available Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych
51%
Kołopieńczyk M. , Barkalov A. , Titarenko L.
|
|
tom R. 59, nr 8
776--780
PL
W artykule zostanie przedstawiona metoda umożliwiająca syntezę skończonego automatu stanów typu Moore’a z wbudowanym blokiem pamięci (ang. Embedded Memory Blocks, EMB) w strukturach programowalnych typu FPGA (ang. Field Programmable Gate Array, FPGA). Zaproponowana metoda bazuje na kodowaniu pewnej wybranej części zbioru warunków logicznych przez dodatkowe zmienne. W artykule zostanie zaprezentowany przykład projektowania układu.
EN
The model of the Moore finite state machine (FSM) is very often used for representing a control unit [1]. Nowadays, two classes of programmable logic devices: complex programmable logic devices (CPLD) and field-programmable gate arrays (FPGA) are used for implementing logic circuits of FSMs [2, 3]. This paper deals with FPGA-based Moore FSMs. It is very important to use EMBs in the logic design. It leads to decreasing in both the number of interconnections and chip area occupied by an FSM logic circuit. In turn, it results in decrease in the propagation time as well as the consumed power of a circuit [9]. A lot of methods for implementing an FSM logic circuit with RAMs are known [10 – 19]. For rather complex FSMs, the method of replacement of logical conditions [20] is used. In this case, optimization efforts target hardware reduction for the multiplexer executing the replacement. In this paper we propose a method based on existence of pseudoequivalent states of the Moore FSM for solving this problem [21]. The method is based on replacement of some part of the set of logical conditions by additional variables. It results in diminishing the number of LUTs in the multiplexer used for replacement of logical conditions. To represent a control algorithm, the language of graph-schemes of algorithms [20] is used. An example of application of the proposed design method is given.
6
Optimization of the size of control memory of compositional microprogram control units
51%
Barkalov A. , Titarenko L. , Kołopieńczyk M.
|
2006
|
tom R. 6, nr 10
27-40
EN
The article presents an overview of design methods of compositional microprogram control units with codes sharing and some their modifications are proposed. Presented methods are based on application of a special address transformer, which generates microinstruction addresses using addresses represented by pairs . The design of microprogram control unit shall result in keeping the control memory size as small as possible. An example of proposed method application is given.
7
Content available remote Synteza automatu Mealy’ego z wbudowanym blokiem pamięci w strukturach programowalnych
51%
Kołopieńczyk M. , Barkalov A. , Titarenko L.
|
2013
|
tom R. 89, nr 11
109-113
PL
W artykule zostanie przedstawiona metoda umożliwiająca syntezę skończonego automatu stanów typu Mealy’ego z wbudowanym blokiem pamięci (ang. Embedded Memory Blocks, EMB) w strukturach programowalnych typu FPGA. Metoda ta bazuje na przekształceniu strukturalnej tabeli przejść skończonego automatu stanów oraz na kodowaniu elementów podzbioru warunków logicznych. W artykule zostanie zaprezentowany przykład projektowania oraz wstępne wyniki badań.
EN
In this article we propose a method allowing implementing Mealy FSM logic circuits with embedded memory blocks of FPGA chips. The method is based on transformation of FSM structure table and replacement of some logical conditions. Example of design and preliminary results of investigations are given.
8
Content available Traffic load detection system
51%
Zając W. , Kołopieńczyk M. , Andrzejewski G.
|
|
tom Vol. 6, iss. 3
47--49
EN
In the paper there is discussed a solution to detect the communication paths load, in context of use in variable environment. There is presented a system conception and operation algorithm. There is proposed a structure of system to detect traffic lines load, based on a novel microcontroller platform.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.