Wyniki wyszukiwania - Biblioteka Nauki

1

Skuteczny generator testów dla przesłuchów w połączeniach

100%

Rudnicki T. , Garbolino T. , Gucwa K. , Hławiczka A.

|

tom R. 55, nr 7

432-434

PL

W pracy zasygnalizowano konieczność testowania przesłuchów metodą test-per-clock przy pełnej szybkości zegara w sieciach długich połączeń między modułami w jednoukładowych systemach typu SoC. Do generacji testów zaproponowano rejestr LFSR (ang. Linear Feedback Shift Register) z wielomianem pierwotnym oraz z podwojoną liczbą przerzutników, w którym tylko co drugi przerzutnik jest podłączony do testowanej sieci połączeń. Przeprowadzono eksperymenty symulacyjne sprawdzające skuteczność ich wykorzystania do testowania przesłuchów objawiających się albo chwilowym zakłóceniem (szpilką) albo opóźnieniem zbocza.

EN

The paper is devoted to a test-per-clock method of an at-speed testing of crosstalk faults in long interconnects between cores in a System-on-a-Chip. A LFSR composed of 2n flip-flops and implementing primitive polynomial was used as a Test Pattern Generator (TPG) for an interconnect network comprised of n nets. In our approach every second output of the LFSR is connected to the Interconnect Network Under Test. Simulation-based experiments were carried out to verify effectiveness of vector sequences produced by the proposed TPG in detection of crosstalk faults provoked at victim net by simultaneous occurrence of rising (falling) edges 01(10) at k aggressor lines. Crosstalk faults causing occurrence of a positive (negative) glitch at a victim line having constant value 00(11) as well as ones that lead to delaying an edge with an opposite direction 10(01) at a victim line were taken into consideration. The experimental results show that for n ? {8,12,16,20,24,28,32} and k << n all above-mentioned crosstalk faults can be detected by a test sequence having an acceptable length.

2

Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA

100%

Hławiczka A. , Gucwa K. , Garbolino T.

|

tom R. 54, nr 8

594-597

PL

Praca poświęcona jest dedykowanemu konkretnej aplikacji testowaniu połączeń w układach FPGA. Na czas testowania komórki układu FPGA wchodzące w skład realizowanej aplikacji są przekształcane w elementy układu RL-BIST. Do budowy takiego układu został wybrany pierścieniowy rejestr LFSR, którego n pętli sprzężeń zwrotnych jest w trakcie testowania liniami testowanej magistrali połączeń. Na podstawie sygnatury otrzymanej w układzie RL-BIST stwierdza się czy testowana magistrala połączeń jest sprawna a w oparciu o słownik diagnostyczny można także zlokalizować uszkodzone połączenia oraz zidentyfikować typ uszkodzenia. Skuteczność zaproponowanej metody testowania połączeń w FPGA została poparta obszernymi wynikami eksperymentalnymi.

EN

Due to rapidly growing complexity of FPGA circuits application-dependent techniques of their testing become more and more often exploited for manufacturing test instead of application'independent methods. In such the case not all but only a part of FPGA resources (i.e. CLBs and interconnects) is a subject of testing - the part that is to be used by the concrete target application. The work is devoted to application-dependent testing of interconnects in FPGA circuits. For the test period the CLBs being the parts of the application are reconfigured so they implement elements (i.e. XOR gates and D-type flip-flops) of a RL-BIST structure based on a ring linear feedback shift register (R-LFSR). FPGA interconnections under test (IUTs) or at least their part are feedback lines of the R-LFSR. The R-LFSR is first initialised with a randomly chosen seed and than run for several clock cycles. Next the final state of the R-LFSR - a signature - is red by an ATE (Automatic Test Equipment). The value of the signature determines whether IUTs are fault free or faulty. Moreover, on the basis of the signature and with the use of a fault dictionary one may localise faulty interconnections in the FPGA and identify types of faults. The FPGA is afterwards reconfigured so the other set of IUTs becomes feedback lines of the R-LFSR. The above procedure is repeated until all FPGA interconnections belonging to the target application are tested. Efficacy of the proposed approach to testing of FPGA interconnects is supported by experimental results.

3

Testing of interconnections with use of reduced-size signature-based diagnostic dictionary

100%

Garbolino T. , Gucwa K. , Hławiczka A.

|

2010

|

tom Vol. 51, nr 11

15-18

EN

The paper presents a new method for size reduction of a signature-based diagnostic dictionary that is normally used for testing of static and delay faults in interconnections that are tested by means of an R-LFSR ring register. The newly developed method, similarly to the previous studies of the authors, assume that the n-bit bus under test is split into b fragments with their width of k bits each. Each fragment of the bus is tested with use of a separate 2k-bit R-LFSR. The test procedure consists of four phases during which odd and even registers operate alternately. Such an approach eliminates effect of mutual impact between states of neighbouring R-LFSRs in case of shorts between feedback lines of these registers. These possible interactions were a drawback of previous solutions as they limited the possibility to reduce size of the diagnostic dictionary. Owing to application of this new technique to full detection, localization and identification of all the considered faults that may occur on an n-bit bus, the new solution needs much smaller dictionary, where its size is determined by the multiplicity r of faults within each k-bit fragment, even if the bus width nťk.

PL

W artykule zaproponowano nową metodę redukcji rozmiaru syganturowego słownika diagnostycznego, który jest wykorzystywany do testowania uszkodzeń statycznych i opóźnieniowych w połączeniach testowanych przez rejestr pierścieniowy R-LFSR. Nowo opracowana metoda - podobnie jak w poprzednich pracach autorów - zakłada, że testowana magistrala n-bitowa zostaje podzielona na b jednakowych fragmentów o szerokości k bitów każdy. Każdy taki fragment magistrali jest testowany przez oddzielny rejestr R-LFSR złożony z 2k przerzutników D. Procedura testowa obejmuje cztery fazy, w czasie których rejestry parzyste i nieparzyste pracują naprzemiennie. Takie podejście eliminuje zjawisko wzajemnego wpływu na siebie sąsiednich rejestrów R-LFSR, które było wadą poprzednich rozwiązań ponieważ ograniczało możliwość zmniejszenia rozmiaru słownika diagnostycznego. Nowa technika umożliwia detekcję, lokalizację oraz identyfikację wszystkich zamodelowanych uszkodzeń, mogących wystąpić na n-bitowej magistrali, oraz wymaga słownika diagnostycznego o znacznie mniejszym rozmiarze. Rozmiar tego słownika jest określony wyłącznie przez krotność uszkodzeń rw każdym k-bitowym fragmencie magistrali, nawet gdy szerokość tej magistrali nťk.

4

Analysis of operation of ring LFSR used for testing of unidirectional interleaved interconnections

100%

Gucwa K. , Garbolino T. , Hławiczka A.

|

2011

|

tom Vol. 52, nr 12

50-53

EN

The paper presents analysis of operation of a specific ring LFSR register that can be used to test a network of n interleaved interconnections between modules of digital circuits. This register is a distinctive option of the already known BIST structure referred to as CSTP. When the test is carried out for unidirectional interconnections, the CSTP becomes a linear register and the lines under test make up feedback lines of that register. The same authors in previous studies dedicated to bus-type connections observed that the sequence of m states of the state diagram of the ring LFSR, where m>2n and n>16, is sufficient to detect a substantial number of static and delay faults for such buses. The present paper comprises the observation that any randomly selected state of the state diagram for the LFSR belongs, with a pretty high level of probability, exceeding 70%, to the cycle with the maximum length Cmax. It was also spotted that for n>16 more than 98,4% of all structures lead tcTsufficiently long cycles Cmax > 1000. The both observations confirmed usefulness of the new LFSRs for testing of unidirectional connections.

PL

W artykule przedstawiono analizę pracy specyficznego rejestru pierścieniowego R-LFSR, który może być użyty do testowania sieci n krzyżujących się połączeń pomiędzy blokami układu cyfrowego. Ze względu na charakter tych połączeń podobnych do litery X rejestr ten nazwano rejestrem XR-LFSR. Do sprawdzania jego skuteczności w identyfikacji i lokalizacji uszkodzeń użyto metody identyfikacji grafu. Założono, że sprawny rejestr XR-LFSR może być reprezentowany przez automat w postaci cyklicznego grafu G₀ a każde fizyczne uszkodzenie f przekształca G₀ w jakiś inny graf Gf≠G₀. We wcześniejszych pracach autorów, dotyczących magistralowych połączeń, udowodniono, że sekwencja stanów o długości m>2n dla n>16 wystarcza do wykrycia znaczącej liczby uszkodzeń statycznych i opóźnieniowych na takich magistralach. W niniejszej pracy zaobserwowano, że losowo wybrany stan w grafie pracy rejestru XR-LFSR z dużym prawdopodobieństwem - większym od 70% - należy do cyklu o największej długości Cmax >120 dla małych n, natomiast z prawdopodobieństwem około (1-2¹¹⁻ⁿ)100% czyli prawie 100% należy do cyklu długości Cmax >1000 dla dużych n>30. Ta ostatnia obserwacja potwierdza przydatność rejestrów XR-LFSR do testowania sieci jednokierunkowych skrzyżowanych i skośnych połączeń.