Wyniki wyszukiwania - Biblioteka Nauki

1

Procesor kodu do realizacji procedur kalibracyjnych w interpolacyjnym liczniku czasu

100%

Jachna Z. , Szplet R. , Kwiatkowski P. , Różyc K.

|

tom R. 60, nr 7

438--440

PL

W artykule opisano projekt procesora kodu (PK) stanowiącego fragment dwukanałowego precyzyjnego licznika czasu z niezależnymi interpolatorami dwustopniowymi. Projekt został zrealizowany w układzie programowalnym XC6SLX75 (Xilinx). Zadaniem układów PK jest wykonywanie kalibracji linii kodujących, w wyniku której następuje aktualizowanie charakterystyk przetwarzania i w efekcie zwiększenie precyzji pomiarowej licznika. Dzięki sprzętowej implementacji algorytmów kalibracyjnych uzyskuje się skrócenie czasu wykonywania kalibracji, zmniejszenie liczby danych przesyłanych do komputera oraz zmniejszenie złożoności oprogramowania sterującego.

EN

In the paper there is presented a design of a code processor (PK) as a part of a 2-channel precise time counter with independent 2-stage interpolators. The project was implemented in Spartan-6 (Xilinx) FPGA device. The main task of the PK is calibration of coding lines, resulting in updating transfer characteristics and, as an effect, higher measurement precision of the counter. Thanks to the hardware implementation of calibration algorithms there are achieved: the shorter execution time of calibration procedures, the lower amount of data transferred into the computer and less complex control software. The first simple realization of the PK has been implemented using Spartan-3 device (Xilinx) [8]. This paper presents a new, improved realization of the PK whose characteristic is more suited for the newest counters and those to be invented in the future. The use of VHDL language for description of the PK makes it more susceptible to be adapted. This paper consists of description of the counter with advanced architecture of interpolators [7] , where 10 independent time coding lines where implemented in each measurement channel. The operating principle of the PK is described based on the following scheme: precise description of code density test realization, the way of forming the transfer characteristic and the results calculations.

2

Measurement subsystem for evaluation of local atomic clocks quality

100%

Szplet R. , Jachna Z. , Różyc K. , Kwiatkowski P.

|

tom R. 92, nr 11

39--42

EN

We present the design, implementation and test results of a new measurement system for continuous evaluation of atomic clocks quality and selection of the best one as a local reference clock that operation is coordinated with the governmental time scale created in National Metrology Institute. The described system is developed as a part of the project called Legal Time Distribution System performed within European program EUREKA.

PL

W artykule opisane są projekt, sposób realizacji oraz wyniki badań eksperymentalnych systemu pomiarowego do ciągłej ewaluacji jakości atomowych źródeł zegarowych i wyboru źródła referencyjnego, którego działanie jest koordynowane z urzędową skalą czasu. Opisany system został opracowany jako część projektu System Dystrybucji Czasu Urzędowego realizowanego w ramach europejskiego programu EUREKA.

3

Scalony licznik czasu o rozdzielczości 50 ps w reprogramowalnym układzie FPGA

100%

Szplet R. , Jachna Z. , Kalisz J.

|

tom Vol. 47, nr 9

41-45

PL

Opisano budowę, zasadę działania oraz wyniki badań scalonego licznika czasu o rozdzielczości 50 ps i niepewności pomiarowej poniżej 60 ps. Do pomiaru odcinka czasu użyto metodę interpolacji dwustopniowej. W pierwszym stopniu interpolacji wykorzystano zegar wielofazowy, a w drugim cyfrowe linie opóźniające. Licznik czasu został wykonany w reprogramowalnym układzie FPGA (Field Programmable Gate Array). Artykuł zawiera również opis oprogramowania diagnostycznego umożliwiającego kalibrację licznika, wykonywanie pomiarów oraz gromadzenie, przetwarzanie i zobrazowanie wyników pomiarów.

EN

This paper describes the design, operation and test results of an integrated time counter with a 50 ps resolution and the standard measurement uncertainty below 60 ps. The time interval is measured with the use of the two-stage interpolation method. A multiphase clock and digital delay lines are used in the first and second stages of interpolation, respectively. Time counter is implemented in a single reprogrammable FPGA (Field Programmable Gate Array) device. Additionally, we describe the control/diagnostic software that allows calibration of the counter, measurement control as well as, processing and displaying of measurement data.

4

Wielokanałowy modułowy licznik czasu z użyciem układów programowalnych

88%

Różyc K. , Szplet R. , Kwiatkowski P. , Sawicki M. , Jachna Z.

|

tom R. 60, nr 7

432--434

PL

Przedstawiono budowę, zasadę działania i wyniki badań wielokanałowego modułowego licznika czasu. Umożliwia on równoczesny pomiar relacji czasowych pomiędzy impulsami wejściowymi (START), pochodzącymi z maksymalnie sześciu niezależnych źródeł zegarowych, a wspólnym dla wszystkich kanałów impulsem odniesienia (STOP). Moduły pomiarowe licznika wykonano z użyciem układów programowalnych FPGA Spartan-3 (Xilinx). Licznik charakteryzuje się zakresem pomiarowym do 1 s oraz precyzją pomiarów nie gorszą niż 250 ps.

EN

We present the design, operation and test results of a modular multichannel time counter built with the use of programmable devices. Its resolution is below 50 ps and the measurement range reaches 1 sec. The design of the counter is shown in Fig. 1. It consists of six independent measurement modules. Each measurement module contains a 2-channel time interval counter (Fig. 2) implemented in a general-purpose reprogrammable device Spartan-3 (Xilinx). To obtain both high precision and wide measurement range, the counting of periods of a reference clock is combined with a two-stage interpolation within a single period of the clock signal [6]. The interpolation involves a four-phase clock in the first interpolation stage [8] and a time delay coding line in the second interpolation stage. The reference clock module contains an integrated digital synthesizer [7], that provides the reference clock signal of 250 MHz for measurement modules, and is driven by an external clock source of 5 MHz or 10 MHz. The standard measurement uncertainty of the time counter was tested (Figs. 3 and 4) carefully and it did not exceed 250 ps in the full measurement range. As the acid test of the time counter, the differences between signals of 1 PPS from the tested clock sources and the reference 1 PPS signal were also verified (Figs. 5 and 6). The modular design makes the multi-channel time counter easy to modify to meet requirements of various applications.