Wyniki wyszukiwania - Biblioteka Nauki

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

Znaleziono wyników: 4

Liczba wyników na stronie

Wyniki wyszukiwania

Sortuj według:

Ogranicz wyniki do:

Właściwości sterowników przetwornic DC-DC opartych na algorytmach splotowych

100%

Blakiewicz G.

2007

tom T. 14

549-556

W pracy przedstawiono wybrane problemy projektowania cyfrowych sterowników przetwornic impulsowych. Szczególny nacisk położono na syntezę umożliwiającą implementację sprzętową kontrolerów w oparciu o tanie technologie CMOS charakteryzujące się znacznymi ograniczeniami na szybkość działania bloków funkcjonalnych. Zaprezentowano symulacje porównawcze właściwości klasycznych korektorów cyfrowych uzyskanych na podstawie prototypu analogowego poddanego dyskretyzacji w czasie opartej na algorytmach całkowania nume-rycznego oraz nowego podejścia, wykorzystującego rekursywne algorytmy obliczania splotu.

The paper presents selected problems of digital correctors design for DC-DC converters. Special emphasis was made on hardware implementation using low cost CMOS technologies having serious limitations on speed of implemented functional blocks. It is presented a comparison of digital correctors achieved by means of the time domain discretization of an analogue prototype using classical algorithms for numerical integration and a new approach based on recursive algorithms for convolution calculation.

Ultra-low power analogue CMOS vision chip

45%

Jakusz J. , Jendernalik W. , Blakiewicz G. , Piotrowski R. , Szczepański S.

2011

tom R. 87, nr 10

88-91

The paper presents a project and results of testing of an analogue vision chip, which performs low-level convolutional image processing algorithms in real time. The prototype chip is implemented in 0.35 μm CMOS technology, contains SIMD matrix of analogue processing elements of size 64 x 64. The dimensions of the matrix topography is 2.2 mm x 2.2 mm, giving the density of 877 processors per mm2. Matrix dissipates less than 0.4 mW of power under 3.3 V supply and at the speed of image processing 100 frames/s.

W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s.

Automatic tuning of a resonant circuit in wireless power supply systems for biomedical sensors

32%

Blakiewicz G. , Jendernalik W. , Jakusz J. , Szczepański S.

nr 3

CMOS realisation of analogue processor for early vision processing

32%

Jendernalik W. , Jakusz J. , Blakiewicz G. , Piotrowski R. , Szczepański S.