Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 4

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
Artykuł przedstawia zakończony w ubiegłym roku w Instytucie Technologii Elektronowej proces uruchamiania usługi MPW (Multi Project Wafer). Jego celem było umożliwienie studentom polskich i zagranicznych uczelni technicznych taniego wykonania prototypowego układu scalonego ASIC opracowanego w ramach zajęć lub pracy dyplomowej. Usługa MPW oparta jest na własnym procesie technologicznym ITE (3 µm bulkCMOS), który nie należy do nowoczesnych, jednakże jego koszty produkcji są bardzo niskie, a ponadto dzięki obsłudze nowoczesnych narzędzi projektowania EDA-CAD jego zastosowanie w procesie dydaktycznym może być bardzo wartościowe. Na potrzeby serwisu MPW w Instytucie został opracowany pakiet projektowy dedykowany procesowi C3P1 M2 - ITE Process Design Kit - IDK, obsługujący funkcjonalności typowe dla rozbudowanych pakietów pochodzących od komercyjnych firm technologicznych (foundries). IDK współpracuje z narzędziami EDA-CAO firmy Cadence Design Systems™ (CDS), najpopularniejszymi na uczelniach.
EN
This paper presents the MPW (Multi Project Wafer) service development, which was completed in the Institute of Electron Technology last year. The main goal of this work was to enable Polish and foreign technical universities to fabricate in a cost effective way ASICs developed by students during courses or as diploma works. The MPW service is based on ITE proprietary CMOS process, - 3 µm bulk CMOS, which, as the authors realize, is not up-to-date. On the other hand, its manufacturing costs are very low and due to support of contemporary EDA-CAD tools its utilization during the microelectronics and silicon technology courses can be a valuable expenence. The C3P1 M2 process is supported by ITE Process Design Kit (IDK), developed internally, which provides features typical for PDKs coming from regular foundries. IDK is dedicated for use with Cadence Design Systemss (COS) software, as the most popular in academia community.
PL
W pracy omówiono konstrukcję oraz parametry detektorów cząstek α opracowanych w ITE, we współpracy z partnerami zagranicznymi, stosowanych w międzynarodowych badaniach transaktynowców. Opisano 64-elementowe matryce chromatograficzne dla systemu COMPACT, 2-elementowe detektory przepływowe dla systemu COLD oraz detektory paskowe dla bloku detektora płaszczyzny ogniskowej do separatora TASCA. Przedstawiono rezultaty uzyskane przy wykorzystaniu omawianych detektorów ITE, w tym odkrycia 4 nowych nuklidów: ²⁷⁰Hs, ²⁷¹Hs, ²⁸³Cn, ²⁷⁷Hs.
EN
We present the construction and parameters of the α particle detectors developed at the ITE in collaboration with foreign partners, applied in the international studies on transactinides. We describe 64-element chromatographic array for the COMPACT detection system, 2-element detectors for the COLD system and strip detectors for the Focal Plane Detector Box, part of the TASCA separator. We present the results obtained using ITE detectors, including discoveries of 4 new nuclides: ²⁷⁰Hs, ²⁷¹Hs, ²⁸³Cn, ²⁷⁷Hs.
PL
W pracy omówiono specjalizowane detektory cząstek alfa do osobistych dozymetrów promieniowania neutronowego oraz ekspozymetrów radonu, opracowane i wykonane w ITE we współpracy z Institut fur Strahlenschutz, Helmholtz Zentrum Munchen.
EN
In this paper, we present the specialized alpha particle detectors for personal dosimeters of neutron radiation and for radon exposimeters. The presented detectors have been developed and manufactured at the ITE in collaboration with the Institut fur Strahlenschutz, Helmholtz Zentrum Munchen.
EN
In the present paper, the current status of work on the transfer of a fully-depleted silicon-on-insulator (FD SOI) CMOS technology from Université catholique de Louvain (UCL) to Instytut Technologii Elektronowej (ITE) is described. This task is carried out within the TRIADE' FP7 project oriented towards development of analog and digital blocks coupled with sensors for low-volume high-performance applicalions in aeronautics. The paper describes issues and solution methods used for SOI substrate preparation and CMOS technology implementation. The test structures used for technology evaluation are briefly described. The ellipsometric and electrical measurements are presented, and their preliminary results are outlined. Finally, works on design kit implementation and further works related to application of the technology for integrated circuits manufacturing are described.
PL
W prezentowanej pracy opisany został stan prac w zakresie implementacji w Instytucie Technologii Elektronowej (ITE) technologii wytwarzania całkowicie zubożonych układów scalonych i struktur CMOS SOI (FD SOI CMOS) opracowanej oryginalnie w Universite catholiqué de Louvain (UCL). Zadanie to jest wykonywane w ramach projektu badawczego 7 Programu Ramowego DE pod nazwą TRIADE, zorientowanego na opracowanie analogowych i cyfrowych bloków funkcjonalnych połączonych z czujnikami w celu ich zastosowania w aeronautyce. Praca składa się z części przedstawiających problemy i metody ich rozwiązania w poszczególnych fazach przygotowania płytek podłożowych SOI oraz implementacji technologii wytwarzania struktur CMOS. Omówione zostały w skrócie struktury testowe stosowane do oceny technologii, a także wyniki ich pomiarów elipsometrycznych i elektrycznych. Przedstawione zostały także prace nad implementacją pakietu technologicznego (ang. design kit) i dalsze prace ukierunkowane na wytwarzanie układów scalonych w tej technologii.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.