Wyniki wyszukiwania - Biblioteka Nauki

1

Akceleracja sprzętowa transformaty falkowej w systemie widzenia maszynowego do monitoringu ruchu drogowego

100%

Kłosowski M.

|

2008

|

tom T. 15

61-66

PL

W artykule opisano system monitorowania ruchu drogowego oparty na tanich kamerach i przetwarzaniu obrazu realizowanym w układzie FPGA wyposażonym dodatkowo w bezprzewodowy interfejs sieciowy. System ma być zasilany za pomocą ogniw słonecznych i dlatego został zoptymalizowany pod kątem zużycia energii. Szczegółowo opisano moduł detekcji i pomiaru długości zatorów powstałych na skrzyżowaniach. Do analizy wykorzystano dyskretną transformatę falkową, która w tym zastosowaniu sprawdza się lepiej niż algorytmy bazujące na odejmowaniu tła. Przedstawiona została implementacja sprzętowa dyskretnej transformaty falkowej za pomocą układu FPGA. Jako dodatkowe zastosowanie tej akceleracji podano kompresję obrazu z kamery w celu wysłania go za pośrednictwem sieci bezprzewodowej do centrum zarządzania. Na zakończenie podano przykładowe wyniki działania systemu.

EN

A system for road traffic monitoring bas been described. This machine vision system is using small and cheap camera and FPGA postprocessor with wireless network interface. rower for the system will be delivered from solar panels and therefore the system is optimized to be power efficient. In this paper the machine vision traffic jam detection module based on wavelet trans form is described. This module correctly detects and measures traffic jams or very slow traffic conditions when background subtraction algorithms (used for vehicle counting) are not suitable. Optical flow algorithms can also be used but they are computationally expensive. Sample discrete wavelet transform based algorithm and its hardware implementation in FPGA are examined in the paper. Hardware accelerated discrete wavelet transform can be also applied to image compression when image bas to be transferred to the traffic control center (picture quality and frame rate depends on wireless network quality). Results of sample traffic classification are presented and compared.

2

MEMS based voice message system for elevators

100%

Kłosowski M.

|

2007

|

tom T. 14

617-624

EN

There are many elevators already installed without voice message function. Even level display is not always installed. Those elevators are sometimes renewed but voice information function is usually too expensive because complete control system and cabling change is necessary. Presented system is a good voice message solution to install in nearly every elevator. It does not need to be connected to elevator's control system. It is a small battery powered device which bas to be installed in the cabin of the elevator, just glued to the wall- that's all. Voice messages usually inform about current level on which elevator stops, sometimes also about the next level and direc-tion. They are very useful because even in elevator where level display is installed it is not always visible, especially when the cabin is crowded. Voice messages are especially important for visually impaired people.

PL

W artykule przedstawiono implementację systemu głosowych komunikatów w windach, Prezentowany system posiada unikalną cechę polegającą na tym, że do działania nie potrzebuje połączenia z systemem sterującym windy. Zasilany z baterii lub akumulatorów może być zamontowany w ścianie windy, wymaga tylko prostej kalibracji. System oparty jest na akcelerometrach MEMS dokonujących pomiaru przeciążeń w kabinie windy. W artyku-e przedstawiono budowę systemu, sposób pomiaru przeciążeń. Szczegółowo opisane zostały algorytmy określające aktualne piętro z uwzględnieniem rozmaitych parametrów dostosowujących system do określonych typów wind. Opisywany system może działać nawet w windach nie posiadających wskaźnika piętra. Jego zastosowanie obejmuje budynki użyteczności publicznej (hotele, szpitale) gdzie komunikaty głosowe w windach są wymagane prawem lub konieczne z powodu np. obecności osób niewidomych.

3

Network on chip implementation using FPGA's resources

100%

Kłosowski M.

|

2006

|

tom T. 11

747-752

EN

In this paper FPGA implementation of Networks on Chi p is presented. Networks on Chip have become an interesting and promising approach to communication intensive System on Chip design. But, because of different design paradigms, there are no efficient prototyping and verification platforms for NoC systems. Digital systems are usually prototyped using FPGAs. Unfortunately FPGAs are not well suited for NoC implementation. NoC design in the FPGA context bas been discussed in this paper. New solutions to the NoC design using FPGA resources have been proposed. Global routing, taTry dedicated routing and specialized blocks like SRL- 16 applied to NoC systems design bas been presented. These solutions allow more effective FPGA implementation of some kinds of Networks on Chip architectures.

PL

W artykule przedstawiono implementację sieci typu "Network on Chip" w układach FPGA. Sieci typu "Network on Chip" stały się bardzo interesującym i obiecującym rozwiązaniem dla systemów typu "System on Chip" które charakteryzują się intensywną wewnętrzną komunikacją. Ze względu na inne paradygmaty projektowania nie ma obecnie dostępnych efektywnych platform do budowy prototypów sieci typu "Network on Chip" i ich weryfikacji. Cyfrowe systemy są zazwyczaj weryfikowane w układach FPGA, jednak układy FPGA nie są dobrze dopasowane do implementacji systemów "Network on Chip". W artykule przedstawiono sposoby implementacji sieci typu "Network on Chip" w układach FPGA. Przedstawiono nowe rozwiązania sieci "Network on Chip" wykorzystujące specyficzne zasoby FPGA takie jak: globalne sieci zegara, dedykowane sieci carry i moduły SRL-16. Rozwiązania te pozwalają na bardzo efektywną implementację niektórych rodzajów sieci "Network on Chip".

4

Implementacja wybranych struktur sztucznych sieci neuronowych w cyfrowych układach programowalnych

63%

Kłosowski M. , Malinowski S.

|

2004

|

tom T. 5

807-814

PL

W pracy przedstawiono zagadnienia związane z budową i implementacją sztucznych sieci neuronowych w układach programowalnych typu FPGA. Szczegółowo omówiono implementację pojedynczego neuronu z wykorzystaniem dostępnych zasobów sprzętowych układu Virtex FPGA. Poruszono również zagadnienie optymalizacji struktury sieci do konkretnych zastosowań i możliwości układów FPGA. Zdefiniowano trzy rodzaje realizacji neuronu: równoległą, równoległo-sekwencyjną i sekwencyjną. Z wykorzystaniem wyżej wymienionych realizacji zbudowano sieci składające się z kilkudziesięciu neuronów. Sieci te zostały przetestowane w prostych zastosowaniach takich jak np.: rozpoznawanie cech. W pracy podsumowano rezultaty realizacji sieci w układach programowalnych FPGA takie jak: zajętość układu FPGA w funkcji rozmiarów sieci, częstotliwość zegarowa, liczba wejść i wyjść układu.

EN

In the paper issues concerning structure and FPGA IC implementation of artificial neural networks are presented. Neuron implementation using Virtex FPGA has been presented in details. Optimization of neural network structure for particular application has been discussed. Three types of neural network implementation are presented: parallel, parallel-sequential and sequential. Artificial neural networks of up to 100 neuron s can be implemented in large FPGA this way. Simple implementation example of neural network for pattern recognition has been presented. Network recognizes patterns on 7-segment display. Implementation results like FPGA resource usage, clock frequency, number of input blocks are described.

5

Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA

63%

Kłosowski M. , Łoński M.

|

2008

|

tom T. 16

527-532

PL

W artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex-II przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego odpowiednika "PicoBlaze". Właściwości implementacji asynchronicznej zostały porównane z synchronicznym odpowiednikiem. Zaprezentowane rezultaty implementacji stanowią dowód na możliwość funkcjonalnej weryfikacji układów asynchronicznych typu "micropipelines" za pomocą układów FPGA.

EN

In the paper main classes of asynchronous digital circuits are described. The feasibility of FPGA-based implementation of asynchronous digital circuits bas been analyzed. The best class for FPGA implementation bas been chosen (micropipelines) and bas been described in details. Sample asynchronous processor bas be en designed using this class of asynchronous circuits. The asynchronous processor is machine code compatible with well known "PicoBlaze" processor. It bas been implemented using Virtex-II FPGA. Properties of such asynchronous implementation bas been compared with synchronous equivalent. Results confirm possible application of FPGAs to functional verification of asynchronous digital circuits designed in "micropipelines" class.

6

FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas

38%

Szczepański S. , Wójcikowski M. , Kłosowski M. , Pankiewicz B. , Żaglewski R.

|

nr 2