Wyniki wyszukiwania - Biblioteka Nauki

1

Minimalizacja poboru mocy wspólnego modelu automatów skończonych

100%

Salauyou V. , Grześ T.

|

tom R. 55, nr 7

491-493

PL

W artykule przedstawiono nowy algorytm kodowania stanów wewnętrznych automatu skończonego o obniżonym poborze mocy. Zastosowano w nim wspólny model automatu klas ADE co pozwoliło to na zmniejszenie ilości przerzutników przechowujących kod stanu. Badania symulacyjne przeprowadzone z wykorzystaniem standardowych układów testowych potwierdziły skuteczność kodowania z wykorzystaniem proponowanego algorytmu w porównaniu z algorytmami JEDI oraz NOVA, jak i zawartymi we wcześniejszych pracach autorów.

EN

In this paper there is addressed the problem of power minimisation of the finite state machine (FSM). Power reduction is of great importance in design of digital systems as it can improve the speed and extend the time between recharging the batteries in mobile systems. In the common model of the FSM of class ADE (Section 2) the set A of internal states consists of three subsets: AA, AD, and AE. AA is the set of internal states of the FSM of class A, AD is the set of internal states of the FSM of class D (the output vector is identical to the next state code), and AE is the set of internal states of the FSM of class E (the input vector is identical to the next state code) [12]. The common model of the FSM of class ADE requires an additional register used for storing the input and output vector values. These registers are present in modern programmable logic devices. In Section 3 there is proposed a new algorithm of the FSM state assignment that makes use of the common model. The assigned code consists of three parts: G - input vector, Z - output vector and E - state code. G and Z are stored in the input and output registers, respectively. With this algorithm it is possible to assign codes that are shorter than those assigned with use of classical methods, and thus less power is dissipated in registers storing the current state code during every transition. The experimental results (Section 4, Tables 1 and 2) show the significant reduction (of 13 to 51%) in power dissipation compared to classic (JEDI, NOVA, column-based) and recent (sequential and iterating) algorithms.

2

Badania algorytmów kodowania stanów wewnętrznych automatu skończonego zorientowanych na minimalizację poboru mocy

100%

Salauyou V. , Grześ T.

|

tom R. 54, nr 8

499-501

PL

Kodowanie stanów wewnętrznych automatu skończonego jest jednym z ważniejszych procesów podczas syntezy automatu. W artykule skoncentrowano się na algorytmach minimalizujących pobór mocy. Przeprowadzono badania algorytmu kodowania kolumnowego oraz dwóch algorytmów opracowanych przez autorów: sekwencyjnego oraz iteracyjnego. Wyniki badań wykazują znaczące zmniejszenie poboru mocy układów zakodowanych z wykorzystaniem algorytmu sekwencyjnego w porównaniu z algorytmem kodowania kolumnowego (średnio o 12%), natomiast zastosowanie algorytmu iteracyjnego pozwoliło na obniżenie mocy średnio o kolejne 2% (w porównaniu do algorytmu sekwencyjnego).

EN

Finite State Machine (FSM) state assignment is one of the most important activities during the synthesis. In this paper we focused on the low-power design oriented algorithms. We explore column-based algorithm as well as two algorithms researched by authors: sequential and iterational. Experimental results shows the significant reduction of the power dissipation after state assignment using sequential algorithm in comparison with the column-based algorithm (of about 12%). Iterational algorithm increase power reduction of about 2% (in comparison with the sequential algorithm).

3

Algorytm kodowania stanów wewnętrznych automatu skończonego ze zmienną długością kodu do minimalizacji mocy

100%

Salauyou V. , Grześ T.

|

2013

|

tom R. 89, nr 11

101-104

PL

W artykule przedstawiono dwie heurystyczne metody kodowania stanów wewnętrznych automatów skończonych, których celem jest zminimalizowanie poboru energii: ze stałą i ze zmienną długością kodu. Drugie podejście charakteryzuje się małym kosztem obliczeniowym. Badania eksperymentalne wykazują znaczące zmniejszenie poboru energii w przypadku pierwszej metody w porównaniu z algorytmem NOVA średnio o 39%. Druga metoda w porównaniu z pierwszą pozwala na zmniejszenie poboru energii nawet o 34%.

EN

This paper presents two heuristic methods of encoding the internal states of finite state machine to minimize the power consumption: a fixed and a variable code length. The second approach has low computational cost. Experimental researches show a significant reduction in energy consumption in the first method, compared to the algorithm NOVA average of 39%. The second method compared to the first allows you to reduce power consumption by up to 34%.

4

Dekompozycja sieci działań układów sekwencyjnych w celu obniżenia poboru mocy

80%

Bułatowa I. , Salauyou V. , Matujewicz P.

|

tom R. 60, nr 7

501--503

PL

Opracowana została metoda syntezy układów sekwencyjnych o obniżonym poborze mocy, algorytmy sterowania których opisywane są za pomocą sieci działań. Metoda syntezy polega na dekompozycji sieci działań na fragmenty realizowane w postaci oddzielnych automatów połączonych w dwupoziomową strukturę hierarchiczną. Zmniejszenie poboru mocy osiąga się przez odłączenie sygnału synchronizacji od nieaktywnych w danym momencie automatów. Zaproponowano schemat bramkowania sygnału synchronizacji z wykorzystaniem sygnałów struktury hierarchicznej. Opracowany został algorytm dekompozycji sieci działań na fragmenty realizowane jako komponenty struktury hierarchicznej. Przeprowadzone badania potwierdziły efektywność zaproponowanej metody.

EN

In this paper a method for low-power design of hierarchical structures of sequential circuits specified by the Algorithmic State Machine (ASM) charts is presented. The proposed method uses a decomposition of the original sequential circuit into the smaller automata which are connected in a two-level hierarchical structure topology (Fig.1). A clock-gating approach [4, 5] is used to reduce power consumption of the sequential circuit. Due to this approach the power can be saved by clocking only one automaton of hierarchical structure at a time while the clock to the other automata is gated. As a result, only one automaton of hierarchical structure is active at any time while the others are idle, thus reducing the switching activity and minimizing the power dissipation. The algorithm of decomposition of the ASM chart into the fragments, which are implemented as components of a hierarchical structure, has been developed. The clockgating circuit (Fig. 2) which uses the control signals generated by the hierarchical structure is proposed. The power simulation method used to estimate the power consumption for original and decomposed circuits is described. Experimental results show that the proposed partitioning technique can reduce power consumption, on average 20.31%, over the original undecomposed circuit. An additional power saving is available by using special state encoding which reduces the switching activity of sequential circuits.

5

Metoda zdalnego zarządzania robotami mobilnymi

80%

Żukowska I. , Dimitrova-Grekow T. , Salauyou V.

|

tom R. 60, nr 7

492--494

PL

Artykuł przedstawia badania efektywności zarządzania układami mobilnymi przez Internet oraz testowanie skuteczności algorytmu śledzenia robota sterowanego zdalnie. Eksperymenty zostały przeprowadzone na zrealizowanym do tego celu systemie - serwis internetowy oferujący przeprowadzanie gry pomiędzy dwoma, zdalnie sterowanymi robotami. Do wykonania powyższych założeń wykorzystany został statystyczny algorytm śledzenia punktu oparty o rozszerzony filtr Kalmana. Przeprowadzono szereg testów.

EN

The paper presents an analysis of the effectiveness of mobile system management via the Internet [1] and testing of the effectiveness of the tracking algorithm robot controlled remotely [2, 3]. A object tracking algorithm based on the Extended Kalman Filter is implemented into a game for two robots (Fig. 1). The project proves the efficiency of the robot control and the EKF accuracy by observing and analyzing the work of the internet service, which allows two remote-controlled robots to take a part in the game [8]. Similar examples are in medicine [5] as well as international research and education [6]. All of them use advanced robotics technologies [4, 7, 9]. The robot used in the experiments is an educational robot Mindstorms NXT and in this paper we prove that it also gives many possibilities to achieve interesting results in robot remote-control and human-robot interaction (Fig. 2). In the case of tests for the reaction time of the robot on request, one can draw positive conclusions. In situations where no response is required from the server, the response time of the systems to commands from the remote computers is instant. The effectiveness of the tracking algorithm for the remote-controlled robot was tested by conducting a series of tests. They showed a proportional dependency between the velocity of the robots and the coordinate errors (Figs. 3 and 4). A possible direction of development of the system may be the use of more advanced Internet technologies, which could accelerate communication between a client and a server.

6

Badania efektywności metod syntezy automatów skończonychzaimplementowanych w pakiecie ZUBR

71%

Salauyou V. , Klimowicz A. , Grześ T. , Dymitrova-Grekov T. , Bułatova I.

|

tom R. 52, nr 6 bis

44-46

PL

W artykule przedstawiono pakiet programów ZUBR automatyzacji projektowania logicznego systemów cyfrowych na programowalnych układach logicznych. Opisano metody syntezy automatów skończonych zaimplementowane w pakiecie ZUBR. Wyniki badań eksperymentalnych potwierdzają efektywność opracowanych metod w porównaniu do metod stosowanych w pakietach przemysłowych pod względem kosztu realizacji i szybkości działania.

EN

In this paper the software package ZUBR for logical design of digital devices on programmable logic devices is presented. The methods of synthesis of finite state machines (FSM) implemented in package ZUBR are described. Experimental results show the higher efficiency (lower cost and higher device speed) of proposed synthesis methods in comparison with industrial design systems.