Wyniki wyszukiwania - Biblioteka Nauki

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

Znaleziono wyników: 5

Liczba wyników na stronie

Wyniki wyszukiwania

Sortuj według:

Ogranicz wyniki do:

A modelling of AC voltage stabilizer based on a hybrid transformer with matrix converter

100%

Szcześniak P.

tom Vol. 66, nr 2

371--382

This article presents a study of an AC voltage stabilizer based on a three-phase hybrid transformer combined with a matrix converter. The proposed solution is used to control AC voltage amplitude and phase shift. By adjustment of these voltage parameters we can reduce the effects of overvoltage, voltage dips or lamp flicker. Such negative phenomena are very significant, particularly from the perspective of the final consumer and sensitive loads connected to the power network. Often the voltage in the power system can be adjusted using a mechanical or thyristor controlled regulator, which in a stepwise manner switches the taps of the electromagnetic transformer. The method for obtaining continuous control of the voltage magnitude and phase shift with the use of a conventional transformer with two output windings and a matrix converter is presented in this paper. The operating principles, mathematical model and properties of the proposed voltage stabilizers are discussed in this paper. The main part of the article will be devoted to the mathematical model which is based on an averaged equation. Computer simulation results are presented and compared with the results of a mathematical study.

Koncepcja matrycowo-reaktancyjne-go przemiennika częstotliwości typu Zeta

63%

Fedyczak Z. , Szcześniak P.

tom nr 3

26-29

Przedstawiono opis działania i wyniki wstępnej analizy teoretycznej oraz badań symulacyjnych w stanie ustalonym matrycowo-reaktancyjnego przemiennika częstotliwości o topologii typu Zeta.

The paper presents description and results of initial analysis and simulation of steady state operation of Zeta topology matrix-reactance converter.

Koncepcja matrycowo-reaktancyjne-go przemiennika częstotliwości typu Zeta

63%

Fedyczak Z. , Szcześniak P.

tom nr 3

26-29

Przedstawiono opis działania i wyniki wstępnej analizy teoretycznej oraz badań symulacyjnych w stanie ustalonym matrycowo-reaktan-cyjnego przemiennika częstotliwości o topologii typu Zeta.

The paper presents description and results of initial analysis and simulation of steady state operation of Zeta topology matrix-reactance converter.

Koncepcja matrycowo-reaktancyjne-go przemiennika częstotliwości typu Zeta

63%

Fedyczak Z. , Szcześniak P.

tom nr 3

26-29

Przedstawiono opis działania i wyniki wstępnej analizy teoretycznej oraz badań symulacyjnych w stanie ustalonym matrycowo-reaktan-cyjnego przemiennika częstotliwości o topologii typu Zeta.

The paper presents description and results of initial analysis and simulation of steady state operation of Zeta topology matrix-reactance converter.

Algorytmiczne metody redukcji poboru mocy w układach CMOS

63%

Szcześniak W. , Szcześniak P.

tom Nr 18

201--206

W pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków ISCAS'85 i ISCAS'89, wskazują na znaczną redukcję mocy (do ok.50% - przy pominięciu mocy pobieranej przez układy konwersji napięć) bez pogarszania przepustowości systemu i zwiększania jego czasu przetwarzania.

In this work the chosen methods of reducing the power consumption of CMOS circuits, using two scheduling algorithms in the high level synthesis of the integrated circuits, are shown. For the two developed algorithms: MAREL and UNILO, which are presented, the proper computer programs that let us practically obtain the power consumption reduction of the designed CMOS circuits were created. The tests that were carried out using the standard ISCAS'85 and ISCAS'89 benchmarks show the significant reduction (about 50%) of the power consumption without deteriorating the system processing time.