Wyniki wyszukiwania - Biblioteka Nauki

1

Metody symulacji i diagnostyki analogowych układów elektronicznych

100%

Hałgas S.

|

2009

|

tom Z. 379

3-145

PL

W niniejszej monografii rozpatrzono dwa istotne zagadnienia z zakresu testowania analogowych układów elektronicznych. Przedstawiono trzy nowe metody analizy różnych klas układów nieliniowych, które mogą być wykorzystane w procedurach wspomagających proces diagnostyczny oraz zaproponowano dwie oryginalne metody lokalizacji i identyfikacji wielokrotnych uszkodzeń parametrycznych. W rozdziale pierwszym omówiono aktualny stan wiedzy z zakresu szeroko pojętej diagnostyki układów analogowych, wskazano na najważniejsze nurty badawcze oraz istniejące problemy. W rozdziale drugim, po krótkim wprowadzeniu do zagadnienia szybkiej symulacji obwodów mających zastosowanie w testowaniu, omówiono trzy oryginalne metody w tym zakresie. Pierwsza z nich pozwala w sposób bardzo efektywny wyznaczać rozwiązania stałoprądowe w nieliniowych układach z tranzystorami bipolarnymi w oparciu o idee homotopii oraz algorytm Newtona-Raphsona. Diody występujące w układzie opisano stosując aproksymacje Padego funkcji wykładniczej, wprowadzając jednocześnie do powstałych zależności dyskretny parametr homotopijny. Druga z metod wykorzystuje symulator analizy dynamicznej programu SPICE do wyznaczania charakterystyk parametrycznych w układach stałoprądowych i stanowi alternatywę dla stosowanej standardowo w tym celu analizy DC Sweep programu SPICE, gdzie charakterystyki takie mogą być wyznaczane, ale ze stałym krokiem zmiany wartości rozważanego parametru. Zastosowanie procedur zaimplementowanych w analizie czasowej pozwala obliczać charakterystyki parametryczne ze zmienną długością kroku, co jest znacznie bardziej efektywne i niezawodne. Ostatnia z przedstawionych metod symulacji dotyczy skutecznego przeprowadzania analizy numerycznej w dziedzinie czasu. W tym celu zaproponowano rodzinę liniowych metod dwukrokowych będących kombinacją liniową powszechnie wykorzystywanych w analizie czasowej układów analogowych algorytmów Adamsa-Moultona II rzędu i Geara II rzędu oraz pokazano, że taka kombinacja pozwala zredukować lub uniknąć wad każdej z metod stosowanej oddzielnie. Rozdział trzeci poświęcono zagadnieniom lokalizacji i identyfikacji wielokrotnych uszkodzeń parametrycznych. W pierwszej jego części przedstawiono główne nurty światowych badań w zakresie diagnostyki pojedynczych i wielokrotnych uszkodzeń parametrycznych. Następnie omówiono dwie oryginalne metody diagnostyczne. Pierwsza z nich należy do grupy metod weryfikacyjnych i umożliwia realizację procesu diagnostycznego w liniowych układach stałoprądowych i zmiennoprądowych. Uszkodzenia mogą być też wykrywane, w aspekcie analizy małosygnałowej, w układach nieliniowych, przy założeniu, że przyrządy półprzewodnikowe oraz elementy określające ich punkt pracy są nieuszkodzone lub rzeczywiste wartości parametrów tych elementów zostały wyznaczone przy wykorzystaniu innych metod. W ostatniej części tego rozdziału zaproponowano metodę słownikową pozwalającą identyfikować uszkodzenia parametryczne w układach nieliniowych. Do budowy słownika wykorzystano uogólnioną aproksymacje odcinkowo-liniową charakterystyk parametrycznych otrzymanych na drodze analizy stałoprądowej lub czasowej. Wszystkie zaprezentowane metody zaimplementowano i przetestowano na zbiorze układów elektronicznych zawierających wzmacniacze operacyjne i tranzystory bipolarne. Niektóre z omawianych w pracy metod mogą być też stosowane dla układów z tranzystorami polowymi. Wyniki eksperymentów numerycznych potwierdziły skuteczność rozważanych metod i algorytmów oraz pokazały, że prowadzą one do usprawnienia procesu testowania układów analogowych.

EN

The fundamental problems of testing of analogue electronic circuits are considered in this work. Three methods for the analysis of different classes of nonlinear circuits, which improve the fault diagnosis, are discussed. Two other methods for fault location and identification of multiple soft faults are presented. In the first chapter the state of the art in analogue fault diagnosis is presented, the general problems of automatic testing and the main research areas are indicated. In the second chapter, after the short introduction to the problem of fast fault circuit simulation, three methods in this field are developed. The first method enables us to find efficiently the DC solutions of nonlinear circuits including bipolar transistors. It is based on the homotopy idea and the Newton-Raphson method. All the diodes are described using the Fade approximation formula and the homotopy parameter is introduced inside this formula. The second method uses the transient analysis of SPICE to trace parametric characteristics in DC circuits. It is an alternative approach to the DC Sweep analysis of SPICE, which is able to compute these characteristics, but it uses an inefficient brute-force method with a fixed size of step. The transient analysis employs refined methods, computation techniques and controlling mechanisms, making possible automatic choice and changing the step size during the computation process, so the approach is reliable and more efficient. The last method deals with the transient analysis of nonlinear dynamic circuits by means of numerical integration methods. A new family of two-step second order numerical integration algorithms is developed being a linear combination of the trapezoidal rule and the second-order backward differentiation formula. The proposed method reduces or overcomes the main drawback of the mentioned methods acting alone. The third chapter is devoted to the problem of the location and identification of multiple parametric faults. In the first part the main techniques in the area of the single and multiple soft fault diagnosis are presented. Next two new methods for multiple soft faults are considered. The first one belongs to the verification methods and enables us to identify faults in analogue AC or DC circuits. Although it pertains to linear circuits, some aspects of multiple fault diagnosis of nonlinear circuits can be also performed using the small signal approach. In the next part of the chapter the fault dictionary method is presented. It enables us to identify multiple faults in nonlinear circuits. The dictionary is generated on the basis of the families of parametric characteristics (in DC or time domain), which are described by means of section-wise piecewise-linear functions. All the presented methods have been implemented and tested using several representative examples of practical electronic circuits including operational amplifiers and bipolar transistors. The results of numerical examples show, that they are efficient and improve the testing of analogue circuits.

2

An improved algorithm for finding all the DC solutions of MOS transistor circuits

63%

Tadeusiewicz M. , Hałgas S.

|

tom Vol. 49, z. 1

1-17

EN

Nonlinear circuits containing MOS transistors, having multiple DC solutions, are considered in this paper. The transistor are represented by original polynomial-type nonlinearities and no piecewise-linear approximation is used. The algorithm of successive contraction, division and elimination is improved by adding a new key procedure for the elimination of some regions including no solution. Numerical examples show the effectiveness of this algorithm both for finding the solutions and determining multi-valued input-output characteristics.

PL

Przedmiotem analizy są obwody zawierające tranzystory MOS o wielu rozwiązaniach DC. Tranzystory MOS są reprezentowane za pomocą modelu opisanego zależnością (1) występującego w programie SPICE na poziomie 1. Model ten został przekształcony do równoważnej postaci (6), (7), której odpowiada struktura analogiczana do modelu Ebersa-Molla tranzystora bipolarnego. Rozpatrywany jest ważny i aktualny problem wyznaczania wszystkich rozwiązań DC, bez stosowania odcinkowo-liniowej aproksymacji funkcji występujących w opisie tranzystorów. Do obliczeń użyto wcześniej zaproponowany algorytm sukcesywnego zawężania, podziału i eliminacji. Kluczowym ogniwem tego algorytmu jest metoda zawężania pewnych obszarów hiperprostopadłościennych zawierających jedno lub więcej rozwiązań i eliminacja obszarów nie zawierających rozwiązań. Głównym osiągnięciem pracy jest metoda eliminacji oparta na idei programowania liniowego. W dowolnym obszarze hiperprostopadłościennym obwód opisano liniowym równaniem macierzowym (8) zawierającym dodatkowe niewiadome. Równanie to przekształcono następnie do postaci (9). Reprezentuje ono układ równań skalarnych z nadmiarowymi niewiadomymi, który nie może być rozwiązany jednoznacznie. Stosując techniki programowania liniowego możliwe jest natomiast sprawdzenie czy analizowany obszar zawiera rozwiązanie. W tym celu sformułowano zagadnienie programowania liniowego w standardowej postaci (29) oraz zastosowano fazę 1 medoty simplex. W przypadku nieistnienia rozwiązania rozpatrywany obszar zostaje wyeliminowany. W przeciwnym razie stosowana jest metoda sukcesywnego zawężania podziału i eliminacji do momentu otrzymania elementarnego hiperprostopadłościanu o krawędziach dostatecznie małych, który utożsamia się z punktem odpowiadającym rozwiązaniu. Zaimplementowanie tej metody prowadzi do znacznego zwiększenia efektywności algorytmu i skrócenia czasu obliczeń. W rezultacie możliwe stało się wyznaczenie wszystkich rozwiązań DC zamieszczonego w pracy układu pokazanego na rysunku 1 zawierającego 28 tranzystorów MOS. Układ ten jest dwukrotnie większy od układów podawanych w światowej literaturze, dla których można obliczyć wszystkie rozwiązania DC przy użyciu alternatywnych metod. Opracowany algorytm umożliwia również skuteczne wyznaczanie wielowartościowych i wielogałęziowych charakterystyk wejściowych i przejściowych bez zniekształceń histerezowych wprowadzanych przez program SPICE. Zilustrowano to na przykładzie przerzutnika Schmitta pokazanego na rys. 2 o charakterystyce przejściowej z rys. 3. Łącznie w pracy zamieszczono trzy przykłady praktycznych układów zawierających tranzystory MOS, o wielu rozwiązaniach DC ilustrujące zaproponowany algorytm.

3

Finding all the DC solutions of MOS transistor circuits described by original nonlinear equations

63%

Tadeusiewicz M. , Hałgas S.

|

2000

|

tom Vol. 46, nr 3

281-297

EN

A broad class of nonlinear electronic circuits, containing MOS transistors, having multiple operaring points, is considered in the paper. The transistors are represented by a model which is built up in Level 1 of SPICE and is transformed to an equivalent Ebers - Moll type form. The nonlinearities of this model are polynomial type and no piecewise - linear approximation is used. An idea of successive contraction, division and elimination is applied and new contraction procedure is developed. The results are correct to at least three decimal places. Numerical examples of circuits encountered in practice, including a CNN "full range" cell containing 16 MOS transistors, are given. They show effectiveness of this approach.

PL

Obszerna klasa obwodów dynamicznych zawierających tranzystory MOS charakteryzuje się tym, że poszczególne obwody mają wiele punktów równowagi, np. przerzutniki, sieci neuronowe, układy logiczne. Te punkty równowagi są rozwiązaniami modelu DC otrzymanego w wyniku zwarcia cewek i usunięcia kondensatorów. Stąd wynika waęny i aktualny problem wyznaczania wszystkich wymienionych wyżej rozwiązań a następnie identyfikacji tych spośród nich, które są stabilnymi punktami równowagi. W pracy przedstawiono efektywny algorytm obliczania wszystkich rozwiązań obwodów DC, w których tranzystory MOS są reprezentowane za pomocą modelu występującego w programie SPICE na poziomie 1. Wspomniany model został przekształcony do postaci równoważnej o konfiguracji typu Ebersa - Molla. Występujące w modelu nieliniowości są wielomianami. W opisie obwodu nie użyto żadnych, rozpowszechnionych w omawianych zagadnieniach, aproksymacji odcinkowo - liniowych zachowując oryginalne funkcje nieliniowe. Do obliczania wszystkich rozwiązań zastosowano algorytm kolejnych zawężeń, podziału i eleminacji, którego kluczowym ogniwem jest metoda zawężania. Opracowano nową, bardzo skuteczną metodę zawężania i dokonano jej implementacji. Przy założeniu, że utożsamia się rozwiązania (napięcia GS i GD tranzystorów MOS) różniące się mniej niż -310 V algorytm gwarantuje wyznaczenie wszystkich rozwiązań. Przeprowadzone eksperymenty numeryczne obejmujące praktyczne układy MOS potwierdziły efektywność zaproponowanego algorytmu. W pracy przytoczono dwa przykłady obliczeniowe, w tym model komórki sieci neuronowej zawierający 16 tranzystorów MOS.

4

Finding all the DC solutions of circuits containing diodes and bipolar transistors

63%

Tadeusiewicz M. , Hałgas S.

|

2009

|

tom Vol. 50, nr 12

39-42

EN

The paper deals with diode-transistor circuits having multiple DC solutions and offers two contraction and elimination methods enabling us to find all the DC solutions. They can be directly used to the circuits with constant parameters, when the chip is at fixed temperature, or merged into an earlier developed algorithm enabling us to analyze circuits with the thermal constraint. Numerical experiments show that the proposed approach is efficient and improves the analysis of transistor circuits having multiple DC solutions. It is illustrated via a numerical example.

PL

Praca dotyczy analizy układów diodowo-tranzystorowych o wielu punktach równowagi. Zaproponowano w niej dwie metody zawężania i eliminacji umożliwiające opracowanie algorytmu wyznaczania wszystkich rozwiązań stałoprądowych. Metody te mogą być użyte bezpośrednio do analizy układów o stałych parametrach, rozpatrywanych w ustalonej temperaturze lub wprowadzone, jako procedury, do wcześniej opracowanego algorytmu wyznaczania wszystkich rozwiązań DC z uwzględnieniem zjawiska samonagrzewania chipu. Przykłady numeryczne pokazały, że zaproponowane podejście jest skuteczne i usprawnia analizę układów tranzystorowych o wielu rozwiązaniach DC. Jeden z przykładów zamieszczono w pracy.

5

Analiza stałoprądowa układów zawierających tranzystory MOS z krótkim kanałem

63%

Tadeusiewicz M. , Hałgas S.

|

tom Vol. 45, nr 11

30-33

PL

Rozpatrywane są fundamentalne problemy analizy i projektowania układów elektronicznych o wielu rozwiązaniach DC, zawierających tranzystory MOS z krótkim kanałem. Problemy te dotyczą wyznaczania wszystkich rozwiązań DC oraz charakterystyk typu wejście-wyjście. Opracowano dwuetapową procedurę, polegającą na wstępnym wyznaczeniu rozwiązań z wykorzystaniem "the n-th power law model" tranzystorów MOS oraz algorytmu sukcesywnego zawężania, podziału i eliminacji, a następnie uściśleniu tych rozwiązań, stosując kontrolowaną symulację programem SPICE z użyciem modelu BSIM.

EN

Circuits containing short-channel MOS transistors, having multiple DC solutions, are analyzed in this paper. The basic question how to find efficiently all the DC solutions and input-output characteristics are considered. A two-part procedure is described for computing all the DC solutions. This procedure exploits the n-th power law model of MOS transistors and the algorithm of successive contraction, division and elimination to find preliminary solutions, and next the BSIM model to correct them using controlled SPICE simulations.

6

Analiza układów nieliniowych o wielu rozwiązaniach DC

63%

Tadeusiewicz M. , Hałgas S.

Przegląd Elektrotechniczny

|

2009

|

tom R. 85, nr 11

149-152

PL

Praca dotyczy analizy nieliniowych układów analogowych o wielu punktach równowagi (rozwiązaniach DC). Przedstawiono prostą metodę pozwalającą wyznaczyć niektóre z tych rozwiązań, opartą na idei charakterystyk testowych. Zdefiniowano cztery rodzaje charakterystyk testowych. Zaproponowano wykorzystanie tej metody w algorytmie gwarantującym znalezienie wszystkich rozwiązań DC oraz zamieszczono przykład liczbowy potwierdzający skuteczność tego rodzaju podejścia.

EN

The paper deals with nonlinear circuits having multiple equilibrium points (DC solutions). A simple method enabling us to find some of the multiple DC solutions is developed. It is based on the idea of test characteristics. Four types of the characteristics have been defined. The proposed method can be combined with an algorithm that guarantees finding all the solutions. A numerical example given in the paper shows that the proposed approach is efficient.

7

Short-channel MOS transistor circuits: finding all the DC solutions and input-output characteristics

63%

Tadeusiewicz M. , Hałgas S.

|

tom Vol. 49, z. 4

515-538

EN

Circuits containing short-channel MOS transistors, having multiple DC solutions, are analyzed in this paper. The n-th power law model (Level 6, SPICE) of short-channel MOS transistors is investigated and some of its properties are proved. Two basic questions in the DC analysis and design of the circuits are considered. For the circuits with transistors represented by the n-th power law model, the earlier developed method exploiting the idea of contraction, division and elimination is extended, enabling us to find all the DC solutions. Next, each of the solutions is corrected in succession by means of a controlled SPICE simulation using more accurate BSIM 3v3 model. This two part algorithm for finding all the DC solutions is illustrated via a numerical example. The comparison with other alternative methods, tested on a set of representative circuits, shows that the proposed approach is much more effective, and enables us to analyze larger circuits than the other methods. Another question considered in the paper is how to determine effectively multi-valued input-output characteristics is the circuits containing short-channel MOS transistors. An approach for finding the characteristics is developed and illustrated using a numerical example.

PL

W pracy rozpatrywane są obwody, zawierające tranzystory MOS z krótkim kanałem, o wielu punktach równowagi (rozwiązaniach DC), np. przerzutniki, sieci neuronowe i układy logiczne. Analiza układów jest trudna i czasochłonna a niektóre fundamentalne problemy w tej dziedzinie pozostają nadal otwarte. Należy do nich obliczanie wszystkich rozwiązań DC oraz wyznaczanie wielowartościowych charakterystyk typu wejście-wyjście. Ta właśnie problematyka jest celem badań artykułu. Obliczaniu wszystkich rozwiązań DC poświęcono w ostatniej dekadzie wiele prac, a temat ten pozostaje stale obecny w światowej literaturze i na konferencjach międzynarodowych. Wynika to stąd, że stopień skomplikowania obliczeń, a zatem czas analizy, gwałtownie wzrasta w miarę powiększania rozmiarów obwodów (liczby tranzystorów). Mimo stosowania różnych uproszczeń, np. aproksymowania oryginalnych funkcji nieliniowych za pomocą funkcji odcinkowo - liniowych, nawet najbardziej efektywne metody pozwalają obliczać jedynie dość proste układy. W przypadku obwodów zawierających tranzystory MOS z krótkim kanałem, reprezentowanych za pomocą złożonych modeli o skomplikowanym opisie matematycznym, stopień trudności ulega istotnemu powiększeniu. Podstawowym modelem tranzystora MOS z krótkim kanałem, stosowanym w artykule jest "the n-th power law model", zaimplementowany w programie SPICE (level 6). Zbadano pewne właściwości tego modelu (rozdział 2, lematy 1 i 2) oraz użyto go do wstępnego wyznaczania wszystkich rozwiązań DC. W tym celu dokonano hybrydowego opisu obwodu (rozdział 3) oraz zastosowano metodę sukcesywnego zawężania, podziału i eliminacji, wcześniej używaną do obliczania obwodów o znacznie prostszym opisie matematycznym. Opracowano podstawy teoretyczne (rozdział 4, lematy 3 i 4) prowadzące do skutecznej procedury zawężania i eliminacji pewnych obszarów nie zawierających rozwiązań dostosowanej do rozpatrywanych obwodów. Na tej podstawie sformułowano algorytm, który przy założeniu, że utożsamia się rozwiązania (napięcia GS i DS tranzystorów MOS) różniące się mniej niż o 0.001 V, gwarantuje znalezienie wszystkich rozwiązań DC. W celu uściślenia tych rozwiązań przeprowadza się następnie, kolejno dla każdego z nich, kontrolowaną symulację za pomocą programu SPICE, z wykorzystaniem zaimplementowanego w nim (level 8) bardzo złożonego i dokładniejszego modelu BSIM 3v3. W powyższych symulacjach każdorazowo startuje się z obliczonego wcześniej wstępnego rozwiązania. Liczne eksperymenty numeryczne pokazały, że uzyskane za pomocą opracowanej metody rozwiązania wstępne są bardzo zbliżone do rozwiązań skorygowanych a czas potrzebny na uściślanie jest bardzo krótki i pomijalny w stosunku do czasu zasadniczej analizy. Należy dodać, że proces obliczeniowy musi zostać poprzedzony dokonaniem ekstrakcji parametrów "the n-th power law model" na podstawie charakterystyk modelu BSIM dla danej technologii (długości kanału). Zaproponowano dwuetapowy algorytm obejmujący wyznaczanie rozwiązań wstępnych przy wykorzystaniu "the n-th power law model" oraz uściślaniu tych rozwiązań za pomocą programu SPICE i zaimplementowanym w nim modelu BSIM przetestowano na licznym zbiorze praktycznych układów zawierających tranzystory MOS z krótkim kanałem oraz porównano z alternatywnymi metodami. Na tej podstawie stwierdzono, że jest on bardziej efektywny i pozwala skutecznie analizować układy o większych rozmiarach. W rozdziale 4 przytoczono przykład układu symulującego komórkę sieci neuronowej, złożonego z 14 tranzystorów MOS z kanałem 0.35um. Rozdział 5 dotyczy wyznaczania charakterystyk typu wejście-wyjście w obwodach, zawierających tranzystory MOS z krótkim kanałem, o wielu rozwiązaniach DC. Takie charakterystyki mogą być wielowartościowe a nawet wielogałęziowe. Można tu zastosować, krok po kroku, metodę wyznaczania wszystkich rozwiązań DC, omówioną w rozdziale 4. Wymaga to jednak wykonania setek złożonych analiz, co sprawia, że tego typu podejście jest zupełnie nieefektywne. W artykule zaproponowano metodę opartą na znanej z matematyki idei odpowiedniej zamiany zmiennych zależnych i niezależnych w punktach, w których wyznacznik macierzy Jacobiego staje się równy zeru. Metodę omówiono dla wielowartościowych charakterystyk jednogałęziowych. Można ją uogólnić na przypadek charakterystyk wielogałęziowych jeżeli znajdzie się wstępnie co najmniej jeden punkt leżący na każdej z gałęzi. W celu zilustrowania metody podano przykład wyznaczania charakterystyki wejście - wyjście przerzutnika Schmitta zbudowanego z 8 tranzystorów MOS z kanałem 0.35 um. Pokazano również, że symulator SPICE daje nieprawidłową charakterystykę z histerezą, pdczas gdy rzeczywista charakterystyka jest bardziej złożona i nie ma natury histerezowej.

8

Multiple soft fault diagnosis of nonlinear dc circuits considering component tolerances

63%

Tadeusiewicz M. , Hałgas S.

|

tom Vol. 18, nr 3

349-360

EN

This paper is devoted to multiple soft fault diagnosis of analog nonlinear circuits. A two-stage algorithm is offered enabling us to locate the faulty circuit components and evaluate their values, considering the component tolerances. At first a preliminary diagnostic procedure is performed, under the assumption that the non-faulty components have nominal values, leading to approximate and tentative results. Then, they are corrected, taking into account the fact that the non-faulty components can assume arbitrary values within their tolerance ranges. This stage of the algorithm is carried out using the linear programming method. As a result some ranges are obtained including possible values of the faulty components. The proposed approach is illustrated with two numerical examples.

9

Contraction and elimination methods for finding multiple DC solutions of bipolar circuits

63%

Tadeusiewicz M. , Hałgas S.

|

tom R. 86, nr 1

11-13

EN

The paper is focused on the analysis of diode-transistor circuits having multiple DC solutions and brings two methods enabling us to find the solutions, without any piecewise-linear approximations. The first method is a modification of an earlier developed method, whereas the other is new and based on an original idea. Both the methods are implemented in an algorithm that guarantees finding all the DC solutions. Numerical experiments show that the proposed approach is efficient, the analysis is improved and the computation process is speeded up.

PL

Artykuł dotyczy analizy układów diodowo-tranzystorowych o wielu rozwiązaniach stałoprądowych. Zaproponowano dwie metody umożliwiające wyznaczanie tych rozwiązań bez konieczności stosowania aproksymacji odcinkowo-liniowej. Metody te zaimplementowano w postaci algorytmu gwarantującego znalezienie wszystkich rozwiązań DC. Eksperymenty numeryczne potwierdziły efektywność zaproponowanego podejścia.

10

Metoda wykrywania uszkodzeń parametrycznych w układach tranzystorowych

51%

Tadeusiewicz M. , Hałgas S. , Sidyk P.

|

tom Vol. 48, nr 11

31-33

PL

Praca dotyczy badania uszkodzeń wielokrotnych o charakterze parametrycznym w układach tranzystorowych prądu stałego. Przedstawiono nową metodę potestową lokalizacji i identyfikacji uszkodzonych elementów przy ograniczonym dostępie do punktów testowych. W badaniach symulacyjnych uwzględniono silne nieliniowości wprowadzane przez tranzystory bipolarne. Metoda nie stawia bardzo rygorystycznych wymagań w zakresie dokładności pomiarowych. Może być uogólniona na obszerną klasę analogowych układów elektronicznych. Przytoczono przykład liczbowy ilustrujący zaproponowaną metodę i potwierdzający jej skuteczność.

EN

A method for multiple fault diagnosis in DC transistor circuits is developed in this paper. It deals with soft-faults, belongs to the class of simulation after test methods and gets along with strong nonlinearities introduced by the bipolar transistors. The method enables us to identify faulty elements and evaluate their values in the circuits with very limited accessible terminals for excitation and measurement. It does not require very high measurement precision. The method can be generalized to a broad class of electronic circuits. A numerical example illustrates the proposed approach and shows its efficiency.

11

Tracing temperature characteristics in diode-transistor circuits having multiple DC solutions

51%

Tadeusiewicz M. , Hałgas S.

|