Electron Technology - Tom Vol. 32, No. 3 (1999) - Biblioteka Nauki - Yadda

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Tom - szczegóły

Tytuł artykułu

Vol. 32, No. 3

Czasopismo

Electron Technology

Wydawca

Rocznik

1999

Identyfikatory

Zawartość wolumenu

Vol. 32, No. 3
- artykuł: From chip system design : a design example (Peters L., Röwekamp T., Vierhaus H. T.), s. 201-208
- artykuł: Virtual prototyping for thermal management for advanced electronics packaging (Przekwas A.), s. 209-214
- artykuł: Practical application of dynamic "domino" logic in CMOS VLSI integrated circuits (Kuźmicz W.), s. 215-219
- artykuł: 3D simulation of thermal phenomena in arrays of vertical-clavity surface-emitting laser (VCSELs) (Turowski M., Yu E., Przekwas A., Nakwaski W., Osiński M.), s. 220-226
- artykuł: A charge-sheet capacitance model of small-geometry MOSFETs for analog/digital applications (Ati A. A., Napieralski A., Napieralska M., Ciota Z.), s. 227-233
- artykuł: Analysis of capacitor errors in FPAA chip type MPAA020 (Dąbrowski A., Spitz M.), s. 234-239
- artykuł: 15 MHz elliptic OTA-C filters in 1.2 μm CMOS technology (Deptuch G., Kuta S., Wydmański R.), s. 240-246
- artykuł: Properties of bilinear SI intergrators composed of a complementary memory cell (Handkiewicz A., Śniatała P., Łukowiak M., Kropidłowski M.), s. 247-250
- artykuł: Peripheral cells design for low suply current CMOS ASIC (Ładziak D., Podmiotko W., Szymański A., Kurjata-Pfitzner E., Grodner M.), s. 251-255
- artykuł: High-speed, low-power, asynchronous gallum arsenide system for multimedia computing (Lachowicz S. W., Eshraghian K., Lopez J. F., Pfleiderer H. J.), s. 256-260
- artykuł: An ASIC design strategy adopted for SMEs and small volume productions (Marković P., Mujkowić V.), s. 261-265
- artykuł: VLSI implementation of a neural decision engine for commercial CION recognizers (Moreno J. M., Nunes J. L., Madrenas J., Cabestany J., Launa J. R.), s. 266-271
- artykuł: Do we need so many cells for digital ASIC synthesis (Noullet J. L., Ferreira-Noullet A.), s. 272-276
- artykuł: A low-power silicon bipolar integrated circuit for 2.5 Gb/s communication systems receivers with a novel topology for the transimpedance amplifier (Trifiletti A., Centurelli F., Fiacco G., Pallotta A.), s. 277-281
- artykuł: Synthesis of decision diagrams from clock-driven multi-process VHDL descriptions for test generation (Leveugle R., Ubar R.), s. 282-287
- artykuł: CMOS voltage buffer for extremely low supply operation (Wojtyna R.), s. 288-292

rozwiń roczniki

JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.