Prace Przemysłowego Instytutu Elektroniki - Tom nr 132 (1998) - Biblioteka Nauki - Yadda

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Tom - szczegóły

Tytuł artykułu

nr 132

Czasopismo

Prace Przemysłowego Instytutu Elektroniki

Wydawca

Rocznik

1998

Identyfikatory

Zawartość wolumenu

nr 132
- artykuł: Towards the perfect decimator (Hejn K.), s. 26-33
- artykuł: Przetworniki emulowane i przyrządy wirtualne (Hejn K., Konieczny M.), s. 63-64
- artykuł: Oversampling sigma-delta converters modeling - a VHDL approach (Baraniecki R., Dąbrowski P., Hejn K., Rosiński A.), s. 94-102
- artykuł: Oversampling sigma-delta analog-to-digital converters modeling based on VHDL (Baraniecki R., Dąbrowski P., Hejn K.), s. 163-171
- artykuł: Measurement and enhancement of multistage sigma-delta modulators (Hejn K., Murphy P., Kale I.), s. 18-24
- artykuł: Fixedpoint arihmetic effects in all-pass filters of oversampling sigma-delta (analog to digital) converters (Dąbrowski P., Baraniecki R., Hejn K., Rosiński A.), s. 113-118
- artykuł: Comparative evaluation of delta-sigma modulator structures used in the oversampling A/D converters (Hejn K., Kale I., Kurek A.), s. 35-40
- artykuł: An insight a digital sensor for delta-sigma modulator investigation (Hejn K., Krukowski A.), s. 58-61
- artykuł: An HDL-A/VHDL model of an oversampling sigma-delta analog to digital converter (Baraniecki R., Dąbrowski P., Hejn K.), s. 120-127
- artykuł: A VHDL model of an oversampling sigma-delta analogto digital converter (Dąbrowski P., Baraniecki R., Hejn K., Rosiński A.), s. 87-92
- artykuł: A synthesizable decimation filter - VHDL macro (Baraniecki R., Dąbrowski P., Hejn K., Rosiński A.), s. 104-111
- artykuł: A design technique for polyphase decimators with binary constrained coefficients for high resolution A/D converters (Krukowski A., Kale I., Morling R., Hejn K.), s. 53-56
- artykuł: A decimation filter design from VHDL specification (Baraniecki R., Dąbrowski P., Hejn K.), s. 156-161
- artykuł: A "bit-flipping" approach to multistage two-path decimation filter design (Krukowski A., Kale I., Cain G., Hejn K.), s. 42-51

rozwiń roczniki

JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.