Pomiary Automatyka Kontrola - Tom R. 52, nr 7 bis (2006) - Biblioteka Nauki - Yadda

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Tom - szczegóły

Tytuł artykułu

R. 52, nr 7 bis

Czasopismo

Pomiary Automatyka Kontrola

Wydawca

Rocznik

2006

Identyfikatory

Zawartość wolumenu

R. 52, nr 7 bis
- artykuł: Implementacja algorytmu segmentacji metodą detekcji działów wodnych w układzie FPGA (Kasperek J., Patury R., Rajda P. J.), s. 5--7
- artykuł: Synteza specjalizowanych układów sterowania ruchem drogowym w strukturach FPGA (Kawalec P., Firląg K.), s. 8--10
- artykuł: Implementacja interfejsu USB Host w sterowniku mikroprocesorowym FPGA do zastosowań wbudowanych (Mroczek K.), s. 11--13
- artykuł: Konstruowanie współbieżne systemów zastosowania specjalnego (Olech B.), s. 14--16
- artykuł: FPGA-based digital-to-analog conversion with embedded delta-sigma modulators (Radomski T., Pełka R.), s. 17--19
- artykuł: Porównanie wydajności sprzętowego i programowego procesora w układzie FPGA Xilinx Virtex-4 (Sondej T., Zagoździński L., Pełka R.), s. 20--22
- artykuł: Konwerter czas-liczba o rozdzielczości 40 ps w układzie reprogramowalnym (Szplet R., Grabowski M.), s. 23--25
- artykuł: Realizacja sprzętowa kwantowej bramki fazowej (Szymański T., Kiełbik R.), s. 26--28
- artykuł: Optymalizacja jednostki sterującej poprzez zastosowanie metody współdzielenia kodów (Barkalov A. A., Titarenko L., Kołopieńczyk M.), s. 29--31
- artykuł: Algorytmy translacji programów równoległych na SystemC pozwalające na zmniejszanie zużycia energii przy korzystaniu z pamięci (Błaszyński P.), s. 32--33
- artykuł: Kosynteza dynamicznie rekonfigurowalnych systemów SOPC (Czarnecki R., Deniziak S.), s. 34--36
- artykuł: Graficzne środowisko do modelowania i symulacji rozmytej sieci Petriego (Dec G.), s. 37--39
- artykuł: Modelowanie sekwencyjnych diagramów funkcyjnych SFC w języku opisu sprzetu Verilog (Gąsiorek R., Adamski M.), s. 40--42
- artykuł: Wykorzystanie języka XML do opisu właściwości komponentów wirtualnych (Hrynkiewicz E., Stachańczyk D.), s. 43--45
- artykuł: Rozmieszczanie przerzutników w procesie partycjonowania pod kątem układów dynamicznie rekonfigurowalnych (Kiełbik R., Szymański T., Napieralski A.), s. 46--48
- artykuł: Symulacja systemów sprzętowych opisanych w języku reaktywnym Esterel (Kraszewski P., Dziurzyński P.), s. 49--51
- artykuł: Implementacja bibliotek standardowych języka VHDL (Mościcki M.), s. 52--53
- artykuł: Translacja instrukcji sekwencyjnych języka VHDL (Radziewicz M.), s. 54--55
- artykuł: Model formalny oraz format specyfikacji sprzętowo-programowych mikrosystemów cyfrowych (Stasiak A., Skowroński Z.), s. 56--58
- artykuł: Sprzętowa implementacja pętli programowych (Trifunović K., Dziurzański P.), s. 59--61
- artykuł: Analiza przestrzeni stanów automatów współbieżnych opisanych sieciami Petriego z wykorzystaniem hipergrafów (Wiśniewska M., Adamski M.), s. 62--64
- artykuł: Zorientowane sprzętowo algorytmy realizacji bazowych operacji dyskretnej transformaty falkowej (Tariov A., Tariova G.), s. 65--67
- artykuł: Implementacja algorytmu E3SS estymacji ruchu w układach FPGA (Dąbrowska A., Wiatr K.), s. 68--70
- artykuł: Sprzętowa akceleracja obliczeń w oparciu o środowiska EDK i Magistralę OPB (Jamro E., Wiatr K.), s. 71--73
- artykuł: Dedykowany procesor o architekturze xputera dla dyskretnej transformaty falkowej (Kapruzik M., Tariova G., Tatirov A.), s. 74--76
- artykuł: Wykorzystanie prostych ekstraktorów cech obrazu w programowosprzętowych systemach biometrycznych (Kukharev G., Forczmański P., Nowosielski A.), s. 77--79
- artykuł: Implementacja algorytmów cyfrowego przetwarzania sygnałów na macierzowym procesorze sygnałowym (Maciaszczyk R.), s. 80--82
- artykuł: Implementacja szybkiego przeglądania obrazów HDR za pomocą programowalnych kart graficznych (Mantiuk R., Tomaszewska A.), s. 83--85
- artykuł: Estymacja zasobów dla bitowo-szeregowych struktur realizujących dyskretne przekształcenie Fouriera (Mąka T.), s. 86--88
- artykuł: Sprzętowa akceleracja kodeka arytmetycznego dla standardu JPEG2000 (Naglik M., Szafraniec R., Russek P., Wiatr K.), s. 89--91
- artykuł: Układy arytmetyki resztowej w matrycach FPGA (Tomczak T.), s. 92--94
- artykuł: Parameter choice for predictor blending and its application in lossless image coding (Ulacha G.), s. 95--97
- artykuł: Wykorzystanie programowalnego procesora graficznego do szybkiego rozwiązywania układów równań liniowych na przykładzie kompresji kontrastu obrazów HDR (Zdrojewska D., Mantiuk R., Tomaszewska A.), s. 98--100
- artykuł: Metody obliczania mocy w układach cyfrowych (Grześ T., Salauyou V.), s. 101--102
- artykuł: Strategie syntezy przeznaczone dla układów CPLD (Kania D., Kulisz J., Milik A., Czerwiński R.), s. 103--105
- artykuł: Wybór modeli automatów skończonych do realizacji na bazie układów programowalnych (Klimowicz A.), s. 106--108
- artykuł: Metody specyfikacji, syntezy i weryfikacji hierarchicznych diagramów stanów (Łabiak G., Karatkevich A.), s. 109--111
- artykuł: Weryfikacja i synteza programów dla reprogramowalnych sterowników logicznych z wykorzystaniem funkcji monotonicznych i diagramów BDD (Miczulski P.), s. 112--114
- artykuł: Wykorzystanie binarnych diagramów decyzyjnych do syntezy wielopoziomowych układów logicznych (Opara A.), s. 115--117
- artykuł: Wykorzystanie dekompozycji grafów w projektowaniu układów sekwencyjnych (Rutkowski P., Kania D.), s. 118--120
- artykuł: Synteza mikroprogramowanych układów sterujących ze współdzieleniem kodów z wykorzystaniem konwertera adresów (Wiśniewski R., Barkalov A. A., Titarenko L.), s. 121--123

rozwiń roczniki

JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.