A synthesizable decimation filter - VHDL macro

• Autorzy: Baraniecki, R. , Dąbrowski, P. , Hejn, K. , Rosiński, A.
• Języki publikacji: EN

Abstrakty

EN

The paper presents a design of a decimation filter - decimator, which can be used as a digital part of an oversampling sigma-delta analog-to-digital converter. The decimator model has been developed in VHDL as a macro parameterized with respect to the word length. A special architecture based on an arithmetic unit and a sequencer has been chosen to minimize the circuit area. Such an approach was possible due to the regular structure of the decimator.

Słowa kluczowe

PL

kondensatory; modulator sigma-delta; cyfrowe przetwarzanie sygnałów

EN

converters; delta-sigma modulator; digital signal processing

• Czasopismo: Prace Przemysłowego Instytutu Elektroniki
• Rocznik: 1998
• Tom: nr 132
• Strony: 104-111
• Opis fizyczny: Bibliogr. 4 poz., rys., wykr.

Twórcy

autor

Baraniecki, R.

autor

Dąbrowski, P.

autor

Hejn, K.

autor

Rosiński, A.

• Institute of Electron Technology, Al. Lotników 32/46, 02-668 Warsaw, Poland,