Ekstrakcja schematu elektrycznego z topografii układu VLSI

• Autorzy: Kamiński, M. , Jabłoński, G.
• Języki publikacji: PL

Abstrakty

PL

Ekstrakcja narysowanej topografii w celu otrzymania schematu jest niezbędnym elementem projektowania układu VLSI. Poniższy tekst prezentuje w jaki sposób ekstraktor może odnajdywać elementy na topografii i w jaki sposób obliczane są wartości ich parametrów. Przedstawiono również porównanie działania ekstraktorów zawartych w pakietach Cadence i Microwind i ekstraktora Ekstrakt6 będącego częścia pracy magisterskiej autora [1].

Słowa kluczowe

PL

układy VLSI; projektowanie

EN

VSLI system; projection

• Czasopismo: Mikroelektronika i Informatyka : prace naukowe
• Rocznik: 2003
• Tom: Z. nr 3
• Strony: 19-25
• Opis fizyczny: Bibliogr. 4 poz., wykr.

Twórcy

autor

Kamiński, M.

• Politechnika Łódzka. Katedra Mikroelektroniki i Technik Informatycznych

autor

Jabłoński, G.

• Politechnika Łódzka. Katedra Mikroelektroniki i Technik Informatycznych

Bibliografia

• 1. Kamiński M. „Ekstrakcja schematu elektrycznego z topografii układu VLSI” - praca dyplomowa magisterska - Politechnika Łódzka 2002
• 2. Kao W.H.; Chi-Yuan Lo, Basel M., Singh R., „Parasitic extraction: current state of the art and future” Procedings of the IEEE May 2001 (729 - 739).
• 3. Napieralska M.; Jabłoński G.; Sicard E., „Podstawy mikroelektroniki” Politechnika Łódzka DMCS Łódź 2000.
• 4. Porębski J., Korohoda P. „SPICE. Program analizy nieliniowej układów elektronicznych” Warszawa WNT 1992, 1996.