Czasopismo
2007
|
Vol. 15, nr 2
|
41-50
Tytuł artykułu
Autorzy
Wybrane pełne teksty z tego czasopisma
Warianty tytułu
Języki publikacji
Abstrakty
This paper presents mapping of LU decomposition algorithms onto various Systolic Arrays. An expression of parallel algorithms is a basic tool for systolic realization of a mathematical problem. The authors will compare different structures of the Systolic Arrays for LU decomposition on the systolic computer SYSTOLA 1024.
Słowa kluczowe
Czasopismo
Rocznik
Tom
Strony
41-50
Opis fizyczny
Bibliogr. 6 poz.
Twórcy
autor
autor
- Technical University of Łódź, Division of Computer Networks, 18/22 Stefanowskiego, 90 924 Łódź, Poland, eln@zskl.zsk.p.lodz.pl
Bibliografia
- [1] Kung H.T., Leiserson Ch.E., Systolic Arrays for (VLSI), Technical Report CMU-CS-79-103, Carnegie-Mellon University,Pittsburg,Pa,1978.
- [2] Lipowska-Nadolska E., Morawski M., Tablice systoliczne. Problemy wybrane, PLJ, Warszawa, 1999.
- [3] Lipowska-Nadolska E., Kwapisz M. Systolic realization of LU decomposition, Materiały XXVII International Conference IC SPETO, Ustroń 2005.
- [4] The ISATEC Parallel Computer, Systola 1024, Version 2.1, 1996.
- [5] Kung S.Y., VLSI Array Processors, Prentice-Hall Int., 1988.
- [6] Lipowska-Nadolska E, Kwapisz M., Lichy K, Systoliczne przetwarzanie sygnałów cyfrowych, Exit, Warszawa 2007.
Typ dokumentu
Bibliografia
Identyfikatory
Identyfikator YADDA
bwmeta1.element.baztech-article-LOD5-0011-0004