An automated method for statistical testing of FPGA-based pseudo-random generators

• Autorzy: Dąbal, P. , Pełka, R.

Warianty tytułu

PL

Metoda zautomatyzowanego statystycznego testowania generatorów pseudolosowych w układach FPGA

• Konferencja: International Conference on Signal and Electronic Systems : ICSES 2012 (18-21.09.2012; Wrocław, Polska)
• Języki publikacji: EN

Abstrakty

EN

This paper presents design and development of the system for automated testing of pseudo-random binary sequences produced by chaotic generators implemented in programmable devices. This task requires a large amount of computing resources due to the complex form of statistical tests. The proposed solution is a flexible, platform-independent integrated test-bed and can be extended by new modules. It has been proved, that the described system significantly simplifies testing of pseudorandom generators implemented in FPGA devices. Experimental results of 6 different architectures of pseudo-random generators implemented on Zynq, Spartan 6, Virtex 5 and Virtex 6 FPGA devices from Xilix have been presented. The overall test time for NIST test battery is about 8 times shorter than in a conventional method based on a single-computer test-bed.

PL

Artykuł prezentuje projekt i realizację zautomatyzowanego systemu do testów chaotycznych generatorów pseudolosowych sekwencji binarnych implementowanych w układach programowalnych. Ze względu na złożoną budowę testów statystycznych zadanie to wymaga dużej mocy obliczeniowej. Zaproponowane rozwiązanie jest elastyczne, niezależne od platformy sprzętowej i może być rozbudowywane o nowe moduły. Wykazano, że opisany system w znaczący sposób ułatwia testowanie generatorów ciągów pseudolosowych w układach FPGA. Podano wyniki eksperymentalne badań 6 różnych architektur generatorów pseudolosowych zaimplementowanych w układach rodzin Zynq, Spartan 6, Virtex 5 i Virtex 6 firmy Xilinx. Łączny czas wykonania zestawu testów NIST przy użyciu proponowanej metody jest krótszy 8-krotnie od czasu wykonania testu konwencjonalną metodą z pojedynczym komputerem.

Słowa kluczowe

PL

generator pseudolosowy; test statystyczny NIST; chaos; FPGA

EN

pseudorandom generator; NIST statistical test; chaos; FPGA

• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2013
• Tom: Vol. 54, nr 2
• Strony: 58-63
• Opis fizyczny: Bibliogr. 21 poz., wykr.

Twórcy

autor

Dąbal, P.

autor

Pełka, R.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Warszawa

Bibliografia

• [1] Dąbal P., Pełka R.: An integrated system for statistical testing of pseudo-random generators in FPGA devices; 2012 International Conference on Signals and Electronic Systems (ICSES), pp. 1-5, 18-21 Sept. 2012.
• [2] Dąbal P., Pełka R.: Implementacja generatorów cyfrowego chaosu do zastosowań w kryptografii w układzie FPGA; Pomiary Automatyka Kontrola, no 7, 2010, pp. 711-713.
• [3] Dąbal P., Pełka R.: FPGA-based cryptosystem with combined stream-block cipher and digital chaos generator; in Proc. Int. Conf. Signals and Electronic Systems, Gliwice, pp. 315-318, 7-10 Sept. 2010.
• [4] Dąbal P., Pełka R.: System kryptograficzny w układzie FPGA z szyfrowaniem strumieniowo-blokowym opartym na cyfrowym generatorze chaotycznym; Elektronika, LI, no 12, 2010, pp. 22-27.
• [5] Dąbal P., Pełka R.: A Chaos-Based Pseudo-Random Bit Generator Implemented in FPGA Device in Proc. 14th IEEE Symp. Design and Diagnostics of Electronic Circuits and Systems, Cottbus, pp. 151-154, 13-15 April 2011.
• [6] Dąbal P., Pełka R.: FPGA Implementation of Chaotic Pseudo-Random Bit Generators in Proc. 19th International Conference Mixed Design of Integrated Circuits and Systems (MIXDES), Warsaw, pp. 260-264, 24-26 May 2012.
• [7] Rukhin A. et al.: A statistical test suite for random and pseudorandom number generators for cryptographic applications, NIST Special publication 800-22, Revision 1a, Aug. 2010.
• [8] Suciu A. et al.; Byte-oriented Efficient Implementation of the NIST Statistical Test Suite; in 2010 Proc. IEEE Int. Conf. Automation Quality and Testing Robotics, Cluj-Napoca, 2010, pp. 1-6.
• [9] Suciu A. et al.: Parallel implementation of the NIST Statistical Test Suite in Proc. IEEE 6th Int. Conf. Intelligent Computer Communication and Processing, Cluj-Napoca, 2010, pp. 363-368.
• [10] Suciu A. et al.: Statistical Testing of Random Number Sequences using Graphics Processing Units in Proc. 4th Balkan Conf. in Informatics, Thessaloniki, 2009, pp. 39-43.
• [11] Avnet: Xilinx® Virtex™-5 FXT Evaluation Kit - User Guide; version 1.0, 27.05.2008 r.
• [12] Xilinx Inc.: Xilinx UG 534 ML605 Hardware User Guide, 02.10.2012.
• [13] Xilinx Inc.: Xilinx UG 526 SP605 Hardware User Guide, 24.09.2012.
• [14] Avnet: ZedBoard (Zynq™ Evaluation and Development) Hardware User's Guide; version 1.6, 05.09.2012.
• [15] May R. M.: Simple Mathematical Models with Very Complicated Dynamics; Nature, vol. 261, 1976, pp. 459-467.
• [16] Henon M.: A Two-Dimensional Mapping with A Strange Attractor, Communications of Mathematical Physics, vol. 50, no. 1, 1976, pp. 69-77.
• [17] Rössler O. E.: An Equation for Continuous Chaos; Physics Letters A, vol. 57, no. 5, 1976, pp. 397-398.
• [18] Elwakil A. S., Kennedy M. P.: Chaotic oscillator configuration using a frequency dependent negative resistor, Int. J. Circuit Theory Applicat., vol. 28, pp. 69-76, 2000.
• [19] Xilinx Inc.: Xilinx UG 382 Spartan-6 FPGA Clocking Resources, 12 May 2011.
• [20] Xilinx Inc.: UG472 - 7 Series FPGAs Clocking Resources User Guide, version 1.6, 02.10.2012r.
• [21] Xilinx Inc., XAPP888 - MMCM and PLL Dynamic Reconfiguration, version 1.1, 22.05.2012.