Warianty tytułu
Parameterized diagnostic module implemented in FPGA structures
Języki publikacji
Abstrakty
Współczesne systemy elektroniczne umożliwiają budowanie dużej liczby modułów implementowanych w strukturach PLD. Istnieje konieczność wykorzystywania metod diagnostycznych, które w wielu przypadkach są niewystarczające. W artykule przedstawiono uniwersalny moduł diagnostyczny, umożliwiający nadzorowanie i diagnostykę złożonych bloków funkcjonalnych implementowanych w strukturach FPGA. Parametry modułu można dostosować do potrzeb danego projektu. Jego rozmiar i wartości zastosowanych parametrów wynikają z potrzeb projektu. Elementy modułu diagnostycznego mogą tworzyć niezależną strukturę lub współdzielić część zasobów struktury z projektem testowanym. Projektant posiada możliwość wykorzystania gotowych modułów, rozszerzenia ich funkcjonalności, bądź też zrealizowania własnych bloków funkcjonalnych. Opisane w artykule narzędzie pozwala na zwiększenie efektywności projektowania bez konieczności uzależniania projektu od rodzin układów FPGA określonego producenta.
In the contemporary electronic systems there is the possibility of creating the large amount of modules implemented in the PLD structures. There is the requirement of the use of some diagnostic methods which are insufficient in some cases. This paper contains specification of the universal diagnostic module dedicated to supervise and diagnose the complex functional blocks implemented in FPGA structures. This module can be stretched and adjust to the need of every project. It's size and parameters depend on the designers need. It can be independent structure or it can share some resources with analyzed project. Designer can use already prepared blocks, expand them or create his own functional blocks. Specified tool gives the opportunity to design more effectively and independenlly from the selected FPGA family.
Rocznik
Tom
Strony
138-142
Opis fizyczny
Bibliogr. 14 poz., wykr.
Twórcy
autor
autor
autor
- Politechnika Warszawska, Instytut Systemów Elektronicznych
Bibliografia
- [1] Witryna internetowa www.mentor.com/products/fpga/simulation/modelsim
- [2] Witryna internetowa www.xilinx.com/tools/cspro.htm
- [3] Witryna internetowa www.altera.com/support/software/debugging/sof-gts-debugging.html
- [4] Chao Lu, Zhaoqian Chen, LingliWang, Xiaofang Zhou, An Innovative Embedded Logic Analyzer Based SoC Verification Platform, Proc. on ICSICT '06, Konferencja IEEE, str. 1876-1879, 2006.
- [5] G. Knittel, S. Mayer, C. Rothlaender, Integrating Logic Analyzer Functionality into VHDL Designs, Proc. on ReConFig '08, Konferencja IEEE, str. 127-132, 2008.
- [6] Lauri Ehrenpreis, Peeter Ellervee, Kalle Tammemae, Open Source On-Chip Logic Analyzer for FPGA's, Baltic Electronics IEEE Conference, str. 1736-3705, 2006.
- [7] Witryna internetowa www.xilinx.com
- [8] Witryna internetowa www.altera.com
- [9] Witryna internetowa www.altium.com
- [10] 80C51 - Besed 8-Bit Microcontrollers DATA HANDBOOK IC20, Philips Semiconductors, March 1995.
- [11] TSK51xMCU Core Reference v.2.0, CR0115, Altium Limited. March 13.2008.
- [12] FPGA Processors Resource Usage v.1.11, CR0140, Altium Limited. July 17, 2008.
- [13] AT91 ARM Thumb-based Microcontrollers, 6175l-ATARM-24-Dec-08, Atmel Corporation.
- [14] Virtex-5 Libraries Guide for HDL Designs ISE 10.1, Xilinx Inc.
Typ dokumentu
Bibliografia
Identyfikatory
Identyfikator YADDA
bwmeta1.element.baztech-article-BWAN-0013-0043