A system-level model of a FLAC codec

• Autorzy: Dondziak, P. , Dziurzański, P.

Warianty tytułu

PL

Model kodeka FLAC na poziomie systemowym

• Języki publikacji: EN

Abstrakty

EN

In this paper, we present a model of a multi-core chip realizing lossless audio codec, FLAC. This model is developed in the SystemC language at the bus-cycle accurate level. We analyse the blocks of both the encoder and decoder, and determined the inter-module data flows. To increase the computation time, we replicate the modules whose functionalities are of high computational complexity. The blocks dedicated to the hardware realization are synthesized to a reprogrammable chip. We also measure the required FPGA chip area, including memory and a processor core realizing the computation of the software domain blocks.

PL

W artykule zaprezentowano opracowany model wielordzeniowego układu realizującego bezstratny kodek dźwięku FLAC. Model został wykonany w języku SystemC na poziomie abstrakcji z dokładnością do cyklu magistrali. Dokonano przeglądu bloków kodera i dekodera, a następnie wyznaczono przepływy międzymodułowe. W celu przyspieszenia obliczeń dokonano replikacji bloków realizujących funkcjonalność o wysokim stopniu złożoności obliczeniowej. Bloki przeznaczone do realizacji w domenie sprzętowej zostały zsyntetyzowane do układu reprogramowalnego, podano rozmiar wymaganych zasobów układu FPGA uwzględniając procesor realizujący obliczenia części programowej i potrzebną pamięć.

Słowa kluczowe

PL

bezstratna kompresja dźwięku; modelowanie na poziomie systemowym; kodeki audio; FLAC; SystemC

EN

lossless audio compression; system-level models; audio codecs; FLAC; SystemC

• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2009
• Tom: Vol. 50, nr 12
• Strony: 127-130
• Opis fizyczny: Bibliogr. 6 poz., rys.

Twórcy

autor

Dondziak, P.

autor

Dziurzański, P.

• Zachodniopomorski Uniwersytet Technologiczny w Szczecinie, Wydział Informatyki

Bibliografia

• [1] Coalson J.: FLAC - Complete library documentation. 2008.
• [2] Pasricha S., Dutt N., Ben-Romdhane M.: Extending the transaction level modeling approach for fast communication architecture exploration. Proceedings of the 41st Design Automation Conference, San Diego, CA, USA, 2004, pp. 113 - 118.
• [3] Salomon D.: Data Compression - The Complete Reference. Fourth Edition, Springer, 2007.
• [4] Celoxica, Agility Compiler Manual for version 1.3, 2006.
• [5] Open SystemC Initiative, 1666-2005 IEEE Standard SystemC Language Reference Manual, 2005.
• [6] Xilinx, Virtex-4 FPGA User Guide, 2008.