Analysis of operation of ring LFSR used for testing of unidirectional interleaved interconnections

• Autorzy: Gucwa, K. , Garbolino, T. , Hławiczka, A.

Warianty tytułu

PL

Analiza pracy rejestru pierścieniowego LFSR użytego do testowania jednokierunkowych łączeń o dowolnej strukturze

• Konferencja: Mixed Design of Integrated Circuits and Systems MIXDES 2011 (18 ; 16-18.06.2011 ; Gliwice, Poland)
• Języki publikacji: PL

Abstrakty

EN

The paper presents analysis of operation of a specific ring LFSR register that can be used to test a network of n interleaved interconnections between modules of digital circuits. This register is a distinctive option of the already known BIST structure referred to as CSTP. When the test is carried out for unidirectional interconnections, the CSTP becomes a linear register and the lines under test make up feedback lines of that register. The same authors in previous studies dedicated to bus-type connections observed that the sequence of m states of the state diagram of the ring LFSR, where m>2n and n>16, is sufficient to detect a substantial number of static and delay faults for such buses. The present paper comprises the observation that any randomly selected state of the state diagram for the LFSR belongs, with a pretty high level of probability, exceeding 70%, to the cycle with the maximum length Cmax. It was also spotted that for n>16 more than 98,4% of all structures lead tcTsufficiently long cycles Cmax > 1000. The both observations confirmed usefulness of the new LFSRs for testing of unidirectional connections.

PL

W artykule przedstawiono analizę pracy specyficznego rejestru pierścieniowego R-LFSR, który może być użyty do testowania sieci n krzyżujących się połączeń pomiędzy blokami układu cyfrowego. Ze względu na charakter tych połączeń podobnych do litery X rejestr ten nazwano rejestrem XR-LFSR. Do sprawdzania jego skuteczności w identyfikacji i lokalizacji uszkodzeń użyto metody identyfikacji grafu. Założono, że sprawny rejestr XR-LFSR może być reprezentowany przez automat w postaci cyklicznego grafu G₀ a każde fizyczne uszkodzenie f przekształca G₀ w jakiś inny graf Gf≠G₀. We wcześniejszych pracach autorów, dotyczących magistralowych połączeń, udowodniono, że sekwencja stanów o długości m>2n dla n>16 wystarcza do wykrycia znaczącej liczby uszkodzeń statycznych i opóźnieniowych na takich magistralach. W niniejszej pracy zaobserwowano, że losowo wybrany stan w grafie pracy rejestru XR-LFSR z dużym prawdopodobieństwem - większym od 70% - należy do cyklu o największej długości Cmax >120 dla małych n, natomiast z prawdopodobieństwem około (1-2¹¹⁻ⁿ)100% czyli prawie 100% należy do cyklu długości Cmax >1000 dla dużych n>30. Ta ostatnia obserwacja potwierdza przydatność rejestrów XR-LFSR do testowania sieci jednokierunkowych skrzyżowanych i skośnych połączeń.

Słowa kluczowe

PL

testowanie połączeń; tester wbudowany BIST; wbudowany tester połączeń; rejestr pierścieniowy LFSR; rejestr XR-LFSR

EN

interconnect test; BIST; interconnect BIST; IBIST; ring LFSR (R-LFSR); XR-LFSR

• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2011
• Tom: Vol. 52, nr 12
• Strony: 50-53
• Opis fizyczny: Bibliogr. 12 poz., wykr., rys.

Twórcy

autor

Gucwa, K.

autor

Garbolino, T.

autor

Hławiczka, A.

• Politechnika Śląska, Instytut Elektroniki, Gliwice

Bibliografia

• [1] Attarha A., Nourani M.: Testing interconnects for noise and skew in gigahertz SoC. Proc. of Int. Test Conf., 2001, pp. 305-314.
• [2] Friedman A. D., Menon P. R.: Fault Detection in Digital Circuits. Prentice-Hall, Inc Englewood Cliffs, New Jersey, 1971 (chapter 3.2 - automaton identification).
• [3] Gucwa K., et al.: Analysis of Operation of Ring LFSR Used for Testing of Unidirectional Interleaved Interconnections. Proc. of the 18th IEEE International Conference Mixed Design of Integrated Circuits and Systems - MIXDES 2011, pp. 479-484.
• [4] Hławiczka A., et al.: Interconnect Faults Identification and localization Using Modified Ring LFSR. Proc. of 11th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems - DDECS, 2008. Bratislava, Slovakia, pp. 247-250.
• [5] Hławiczka A., et al.: Application of Modified Ring-LFSR for Interconnect Faults Detection. Proc. of the 15th IEEE International Conference Mixed Design of Integrated Circuits and Systems - MIXDES 2008, pp. 487-492.
• [6] Jutman A.: At-Speed On-Chip Diagnosis of Board-Level Interconnect Faults. IEEE European Test Symposium - ETS, 2004.
• [7] Koeter J., Sparks S.: Interconnect Testing Using BIST Embedded in IEEE 1149.1 Designs. Proc. of Int. ASIC Conf., September. 1991, pp. P11-2.1-P11-2.4.
• [8] Krasniewski A., Pilarski S.: Circular Self-Test Path: A Low Cost BIST Technoque for VLSI Circuits. IEEE Transaction on CAD. vol 8, No 1, January 1989, pp. 46-55.
• [9] Nadeau-Dostie B., et. al.: An Embedded Technique for At-Speed Interconnect Testing, in Proc. ITC'1999, pp. 431-438.
• [10] Pendurkar R., et al.: Switching activity generation with automated BIST synthesis for performance testing of interconnects. IEEE Trans. on CAD/ICS, vol. 20, No 9. 2001.
• [11] Rudnicki T., et al.: Effective BIST for Crosstalk Faults in Interconnects. Proc. of 12th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems - DDECS09, 2009, Liberec, Czech Republic, pp. 164-169.
• [12] Su C., Tseng W.: Configuration free SoC interconnect BIST methodology. Proc. of int. Test Conf., 2001, pp. 1033-1038.