Warianty tytułu
CMOS Iow power voltage-controlled ring oscillator
Języki publikacji
Abstrakty
W pracy przedstawiono projekt i wyniki symulacji po ekstrakcji z topografii generatora pierścieniowego wykonanego w technologii AMS 0,35 pm przestrajanego w zakresie od 50 kHz do 2 GHz, moc strat nie przekracza 5,3 mW przy napięciu zasilania 3,3 V, poziom szumów fazowych dla częstotliwości podstawowej 900 MHz i przesunięciu 1 MHz wynosi -87,4 dBc/Hz, głównym przeznaczeniem układu jest taktowanie systemów cyfrowych testowanych pod kątem zjawisk termicznych i elektrotermicznych
The objective of this paper is to present a design and post-layout simulation results of a voltage-controlled ring oscillator designed in AMS 0.35 pm technology retuned from 50 kHz to 2 GHz. A power dissipation does not exceed 5.3 mW for a voltage supply 3.3 V, a single-sideband noise at the offset frequency 1 MHz from the carrier frequency 900 MHz is - 87.4 dBc/Hz. The project can be applied as a clock signal generator in research and development of digital systems in terms of thermal and electrothermal phenomena
Rocznik
Tom
Strony
11-14
Opis fizyczny
Bibliogr. 5 poz., il., wykr.
Twórcy
autor
autor
autor
- Akademia Górniczo-Hutnicza w Krakowie, Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki
Bibliografia
- [1] Abidi A. A.: Phase Noise and Jitter in CMOS Ring Oscillators. IEEE Journal of Solid-State Circuits, vol. 41, no. 8, pp. 1803-1816, Jul 2006.
- [2] Lee T. H.: Oscillator Phase Noise: A Tutorial. IEEE Journal of Solid-State Circuits, vol. 35, no. 3, 2000.
- [3] Sai A., Yamaji T., Itakura T.: A Low-Jitter Generator based on Ring Oscillator with 1/f Noise Reduction Technique for Next-Generation Mobile Wireless Terminals. IEEE Asian Solid-State Circuits Conference 2008, pp. 425-428, 2008.
- [4] Honghui Deng, Yongsheng Yin, Gaoming Du: Phase Noise Analysis and Design of CMOS Differential Ring VCO. 9th International Conference on Electronic Measurement and Instruments, vol. 4, pp. 731-736, Oct 2009.
- [5] Hai Qi Liu, Wang Ling Gon, Liter Siek, Wei Meng Lim, Yue Ping Zhang: A Low-Noise Multi-GHz CMOS Multiloop Ring Oscillator With Coarse and Fine Frequency Tuning. IEEE Transactions on Very Large Scale of Integration (VLSI) Systems, vol. 17, no. 4, Apr. 2009.
Typ dokumentu
Bibliografia
Identyfikatory
Identyfikator YADDA
bwmeta1.element.baztech-article-BWAD-0021-0001