Ten serwis zostanie wyłączony 2025-02-11.
Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
2009 | Vol. 55, No 4 | 577-583
Tytuł artykułu

Duty Cycle Correction Using Negative Feedback Loop

Wybrane pełne teksty z tego czasopisma
Warianty tytułu
Języki publikacji
EN
Abstrakty
EN
An architecture has been proposed to obtain a duty cycle of nearly 50% for single-ended signals. The main idea is based on the fact that the average DC value of a signal is proportional to its Duty Cycle. So, if we assure that the signal and its inverted counterpart have equal average DC value, that particular signal will have a 50% duty cycle. A feedback circuit is used to compare the average DC values and correct the duty cycle of the signal. The duty correction circuit was implemented in 130nm technology with a power supply of 1.2 V. It was found by simulation that the circuit gives nearly 50% duty cycle at the output for a 500MHz signal when the input duty cycle is varied from 25% to 75%.
Wydawca

Rocznik
Strony
577-583
Opis fizyczny
Bibliogr. 2 poz., wykr.
Bibliografia
  • 1. Keun-Soo Song, Cheul-Hee Koo, Nak-Kyu Park, Kwan-Weon Kim,Young-Jung Choi, Jin-Hong Ahn, Byong-Tae Chung: A Single- Loop DLL Using an OR-AND Duty-Cycle Correction Technique, Proceedings, IEEE Asian Solid-State Circuits Conference, Nov 2008.
  • 2. Kazuyuki Nakamura, Muneo Fukaishi, Yoshinori Hirota, Youetsu Nakazawa and Michio Yosuyanagi: A CMOS 50% Duty Cycle Repeater Using Complementary Phase Blending, Symposium on VLSI Circuits Digest of Technical Papers. 2000.
Typ dokumentu
Bibliografia
Identyfikatory
Identyfikator YADDA
bwmeta1.element.baztech-article-BWAD-0016-0003
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.