Nowe zadania pomiarów ostrzowych w procesie wytwarzania przyrządów półprzewodnikowych

• Autorzy: Kołodziejski, J. F. , Szczęsny, J.

Warianty tytułu

EN

New tasks of wafer measurement at the production of semiconductor devices

• Języki publikacji: PL

Abstrakty

PL

W pracy opisano skrótowo zasadnicze cele pomiarów ostrzowych na płytkach, prowadzone w trakcie wytwarzania przyrządów półprzewodnikowych. Omówiono nowe zadania realizowane podczas pomiarów ostrzowych - ukierunkowane na efektywną kontrolę uzysku, osiągnięcie dużej niezawodności i obniżenie ogólnych kosztów wytwarzania przyrządów.

EN

Basic aims of wafer measurements, conducted in the course of fabrication of semiconductor devices, are shortly described. The new tasks of the measurements directed towards effective yield control, devices reliability and decreasing of general production cost, are analyzed.

Słowa kluczowe

PL

półprzewodniki; testy na płytkach; uszkodzenia struktur; niezawodność

EN

semiconductor; wafer-level testing; burn-in; device failures; liability; costs reducing

• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2012
• Tom: Vol. 53, nr 2
• Strony: 92-96
• Opis fizyczny: Bibliogr. 13 poz.

Twórcy

autor

Kołodziejski, J. F.

autor

Szczęsny, J.

• Instytut Technologii Elektronowej, Warszawa

Bibliografia

• [1] http://en.wikipedia.org/wiki/Wafer-electronics.
• [2] Owczarek B., Stolarski E.: Pomiary elektryczne struktur układów scalonych. PWN, Warszawa 1993.
• [3] http://www.jemam.com/probecard.htm.
• [4] http://www.siliconfareast.com/wl_bi2.htm.
• [5] Denes G.: Design for semiconductor reliability. OPS Alacarte. 2004 Encyclopedia Britannica, Inc.
• [6] http://www.electroiq.com/articles/ap/print/volume-12/issue-11/features/strip-testing-u, Penton B.: Strip Testing: Uniformity in Final Package Test.
• [7] http://www.electroiq.com/articles Kiely P.: Reducing costs with wafer-level test and burn-in.
• [8] Mann W. R.: Wafer Test Methods to Improve Semiconductor Die Reliability. IEEE Design & Test of Computers November-December 2008, pp. 528-537.
• [9] Kołodziejski J. F., Szczęsny J., Guzek P.: Elektronika w pojazdach samochodowych. Część 3. Jak uzyskać duzą niezawodność. Elektronika nr 6/2011, ss. 147-153.
• [10] Hartsell M.: Zero defect approach for automotive ICs. Eetindia.com, EE Times-India.
• [11] Miller R. B., Riordan W. C.: Unit Level Predicted Yield: a Method of Identifying High Defect Density Die at Wafer Sort. International Test Conference 2001, pp. 1118-1127.
• [12] Po-Leen Ooi M., Kuang Y. Ch., Chan Ch., Demidenko S.: Predictive Die-Level Reliability-Yield Modeling for Deep Sub-Micron Devices. 4th IEEE Intern. Symposium on Electronics Design, Test & Applications 2008, pp. 216-221.
• [13] http://en.wikipedia.org/wiki/Non-contact_wafer_testing.