Współbieżna weryfikacja systemu mikroprocesorowego z zastosowaniem analizy sygnatur

• Autorzy: Zieliński, Z. , Chudzikiewicz, J.
• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiono zastosowanie metody analizy struktur do testowania mikroprocesora i jego otoczenia (magistrala danych i adresowa). Wykorzystanie metody analizy sygnatur do testowania mikroprocesora polega na równoległym wykonaniu procedur diagnostycznych i funkcji użytkowych systemu. Weryfikacja poprawności realizacji wybranego programu dokonywana jest przez specjalne urządzenie diagnostyczne (monitor sygnatur), połączone do magistrali systemu mikroprocesorowego. Omówiono metodę sygnaturowania programu wykorzystującą jego model w postaci P-digrafu oraz przedstawiono opis realizacji sprzętowej monitora sygnatur, przeznaczonego dla procesorów Intel 80x86.

Słowa kluczowe

PL

mikroprocesor; analiza sygnatur

• Czasopismo: Biuletyn Instytutu Automatyki i Robotyki
• Rocznik: 1998
• Tom: R. 4, nr 9
• Strony: 71-87
• Opis fizyczny: Bibliogr. 15 poz., schem.

Twórcy

autor

Zieliński, Z.

• Wojskowa Akademia Techniczna, ul. gen. Sylwestra Kaliskiego 2, 00 -908 Warszawa

autor

Chudzikiewicz, J.

• Wojskowa Akademia Techniczna, ul. gen. Sylwestra Kaliskiego 2, 00 -908 Warszawa

Bibliografia

• [1] Abramovici M., Breuer M.A., Friedman A.D.: Digital Systems Testing. Computer Science Press, New York, 1990.
• [2] Dmiani M., Olivo P.,riccó B.: Analysis and Design of Liner Finite State Machines for Signature Analysis Testing. IEEE Trans. Comput., vol.40, No 9, pp.1034-1045, Sept. 1991.
• [3] Korzan B.: Elementy teorii grafów i sieci. WNT, Warszawa. 1978.
• [4] Kulesza R.: Podstawy teoretyczne oceny skutków stosowania kompresji wyników testowania urządzeń cyfrowych. Prace PIE, Nr 121, Warszawa, 1994.
• [5] Kulesza R.: Digrafy jako modele programów komputerowych. Prace PIE, Nr 126, Warszawa, 1996.
• [6] Robinson J. P., Edirisooriya G.: Time and Space Correlated Errors in Signature Analysis. The 11th IEEE VLSI Test Symposium. Atlantic City, New Jersey, 1993.
• [7] Schuette M.A., Shen J.P.: Exploiting Instruction-Level Parallelism for Integrated Control-Flow Monitoring. IEEE Trans, on Computers, vol.43, No2, 1994.
• [8] Sosnowski J.: Analiza oraz metody tolerowania błędów przemijających w systemach cyfrowych. Prace naukowe PW Elektronika, z.103, Warszawa 1993.
• [9] Paige M.R.: On Partytioning Program Graphs. IEEE Transactions on SE, vol. SE-3, No.6, 1977.
• [10] Peterson W.: Error- Correcting Codes. Cembridge, MA: MIT Press, 1972.
• [11] Wilken K.: An Optimal Graph - Construction Approach to Placing Program Signatures for Signature Monitoring. IEEE Transaction on Computers, vol. 42, No. 11, 1993.
• [12] Zieliński Z.: Avtomatyzacja strukturnych ispytanij programm. CSIO MO NB 377, Leningrad, 1988.
• [13] Zieliński Z.: Procedura weryfikacji mikroprocesora poprzez analizę sygnatur programu testowego. XIX Krajowa konferencja nt.: “Zastosowania mikroprocesorów ...", Warszawa, 1994.
• [14] Zieliński Z.: Testowanie systemów mikroprocesorowych z zastosowaniem techniki kompresji odpowiedzi. Prace Przemysłowego Instytutu Elektroniki, Zeszyt nr 126/1996.
• [15] Zieliński Z., Chudzikiewicz J.: Współbieżna weryfikacja systemu mikroprocesorowego z zastosowaniem analizy sygnatur. Materiały IV Konferencji SCR, 1997.