Synteza logiczna dla układów CPLD typu PAL wykorzystująca dekompozycję

• Autorzy: Kania, D.

Warianty tytułu

EN

Logic synthesis on PAL-based CPLD decomposition

• Języki publikacji: PL

Abstrakty

PL

Struktura typu PAL stanowi jądro wielu układów CPLD. Jednym z podstawowych problemów syntezy jest problem podziału układu na odpowiednie części, realizowane w pojedynczych blokach logicznych typu PAL zawierających określoną liczbę termów. W artykule przedstawiono metodę syntezy wykorzystującą dekompozycję. Opracowane algorytmy, zaimplementowane w systemie Decomp, zostaly wykorzystane do podziału funkcji testowych w celu realizacji na blokach logicznych typu PAL o zadanej liczbie termów. Uzyskane wyniki porównano z wynikami opublikowanymi w [4].

EN

The PAL--based structure constitutes the kernel of many CPLD. The problem of appropriate decomposition of the whole devices into suitable parts that can be realized as single PAL--based logic blocks containing the limited number of terms, is one of basic problems of the synthesis. The method of logic synthesis using decomposition is presented in this paper. developed algorithms, implemented within the Decomp system, have been used for partitioning the benchmark circuits due to realization by means of the PAL--based logic blocks with the given number of terms. The obtained results have been compared to the ones published in [4].

Słowa kluczowe

PL

dekompozycja; synteza logiczna; układy logiki programowalnej

EN

decomposition; logic synthesis; technology mapping; PLD

• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 1999
• Tom: Vol. 45, nr 3-4
• Strony: 445-454
• Opis fizyczny: Bibliogr. 23 poz.

Twórcy

autor

Kania, D.

• Instytut Elektroniki, Politechnika Śląska, Gliwice