Makromodele VHDL dla układów analogowo-cyfrowych : rozprawa doktorska

• Autorzy: Baraniecki, R.
• Języki publikacji: PL

Abstrakty

PL

Rozprawa zajmuje się metodami modelowania układów analogowo-cyfrowych w oparciu o język opisu sprzętu VHDL i HDL-A. Zaprezentowano w niej proces projektowania zstępującego na przykładzie analogowo-cyfrowego przetwornika ZA z nadpróbkowaniem. Szczególnie dokładnie zostało omówione i opisane układowe rozwiązanie decymatora. Rozprawa składa się z sześciu rozdziałów. W rozdz. 1 omówiono merytoryczne tło podjętych badań i sformułowano tezy o przydatności języka VHDL w modelowaniu i syntezie układów analogowo-cyfrowych. W rozdz. 2 zamieszczono przegląd współczesnych metod modelowania, symulacji i syntezy scalonych układów elektronicznych. Omówiono istotę projektowania zstępującego w świetle pojęcia poziomów reprezentacji projektu. Na przykładach przedstawiono również podstawowe właściwości najbardziej popularnych języków opisu sprzętu. W rozdz. 3 zaproponowano metody modelowania i symulacji układów analogow-cyfrowych na bazie języka VHDL. Przedstawiono modele VHDL wzmacniacza operacyjnego oraz prostego przetwornika analogowo-cyfrowego. Na podstawie opisu dwustopniowego wzmacniacza operacyjnego wypunktowano podstawowe aspekty modelowania w języku HDL-A. Rozdział 4 jest poświęcony projektowi modulatora ZA trzeciego rzędu w konfiguracji MASH. Przeprowadzono analizę wpływu fizycznych ograniczeń występujących w pod- układach analogowych na błąd przetwarzania. W tym celu zaproponowano model funkcjonalny modulatora ZA w języku VHDL i zinterpretowano wyniki przeprowadzonych symulacji. Zaproponowano jego implementację w technice przełączanych prądów i przedstawiono korespondujący z tym model behawioralny w języku HDL-A. Oszacowano również zaprojektowany układ. Rozdział 5 zawiera szczegóły projektu efektywnego decymatora wykonanego w oparciu o język VHDL i metody syntezy z poziomu przesłań rejestrowych. Omówiono efekty arytmetyczne związane ze skończoną długością słowa. Dokumentację decymatora zapisano w syntezowalnym podzbiorze języka VHDL. Załączono wyniki symulacji obrazujące właściwości decymatora. Wykonano również kilka jego prototypów w postaci programowalnej matrycy bramkowej. Rozdział 6 zawiera wnioski autora z przeprowadzonych badań i sugestie co do kierunku ich kontynuacji.

• Czasopismo: Prace Instytutu Technologii Elektronowej
• Rocznik: 1998
• Tom: z. 8/10
• Strony: 9-109
• Opis fizyczny: Bibliogr. 57 poz., il., tab., wykr.

Twórcy

autor

Baraniecki, R.

Uwagi

Dwie numeracje bibliografii.