A neural network - hardware implementation using FPGA

• Autorzy: Rybarczyk, A. , Nowakowski, B.
• Języki publikacji: EN

Abstrakty

EN

This paper presents the physical realisation of an artificial neural network (ANN), which uses VLSI digital circuits. The paper also evaluates the performance and the speed of such a network. The paper addresses the key issue of signal processing acceleration. The applied conversion method allows speeding up the calculations considerably, and it also ensures a very flexible structure. A real-life circuit implementation of ANN was made on the basis of the presented project.

Słowa kluczowe

PL

sieć neuronowa

EN

neural network; hardware implementation; FPGA

• Czasopismo: Foundations of Computing and Decision Sciences
• Rocznik: 2003
• Tom: Vol. 28, No. 1
• Strony: 29-39
• Opis fizyczny: Bibliogr. 12 poz.

Twórcy

autor

Rybarczyk, A.

• Poznań University of Technology, Faculty Computer Science and Management, Institute of Control and Systems Engineering, ul. Piotrowo 3a, 60-965 Poznań, Poland,

autor

Nowakowski, B.

• Poznań University of Technology, Department of Electrical Engineering, Chair of Control, Robotics and Computer Science, ul. Piotrowo 3a, 60-965 Poznań, Poland,

Bibliografia

• [1] Cauwenberghs G., Bayoumi M.A., Learning On Silicon, Adaptive VLSI, Neural Systems, Kluwer Academic Publ., Boston/Dordrecht/London, 1999.
• [2] Dąbrowski A. (red), Przetwarzanie sygnałów przy użyciu procesorów sygnałowych, WPP 1998.
• [3] FPGA Compiler II/ FPGA Express. VHDL Reference Manual. Synopsys Inc. USA 1999.
• [4] Głocki W., Układy cyfrowe. Warszawa WSiP 1996.
• [5] Horowitz P., Hill W., Sztuka elektroniki. Tom 1 i 2. Tłum. z ang. Warszawa WKiŁ 1996.
• [6] PDIUSBD12 Data sheet. Product specification. Philips Semiconductor 1999.
• [7] Sharma A., Programmable logic handbook. USA. McGraw-Hill 1998.
• [8] Starecki T., Mikrokontrolery jednoukładowe rodziny 51. Warszawa NOZOMI 1996.
• [9] Sulkowski A., Wykorzystanie układów pamięciowych w układach przeliczających. Mat. szkoleniowe. 2002.
• [10] Tadeusiewicz R.: Sieci neuronowe. Kraków 1992.
• [11] TMS320C51 Product specification. Texas Instruments. 1998.
• [12] Universal Serial Bus Specification. Rev 1.1 Compaq Co. Intel Co. Microsoft Co. Nec Co. 1998.