Hybrydowa metoda ewolucyjnej optymalizacji kombinacyjnych układów cyfrowych

• Autorzy: Słowik, A.

Warianty tytułu

EN

Hybrid method of evolutionary optimization of combinational digital circuits

• Konferencja: Krajowa Konferencja Elektroniki (8 ; 07-10.06.2009 ; Darłówko Wschodnie, Polska)
• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono hybrydową metodę minimalizacji liczby tranzystorów w kombinacyjnych układach cyfrowych. W proponowanej metodzie połączono system SIS z algorytmem ewolucyjnym. Dzięki temu możliwe jest optymalizowanie układów o większej liczbie wejść niż w przypadku tradycyjnej ewolucyjnej optymalizacji. Proponowaną metodę zastosowano do optymalizacji liczby tranzystorów w wybranych z literatury układach testowych. Otrzymane wyniki porównano z rezultatami otrzymanymi przy użyciu tradycyjnych metod.

EN

In this paper hybrid method of minimization of transistor count in combinational digital circuits is presented. In proposed method, SIS system is combined with evolutionary algorithm. Due to this hybridization, circuits having higher number of inputs can be faster optimized than using standard evolutionary method. Proposed method is used to optimization of transistor count in test circuits chosen from literature. Results obtained using described method are compared with results obtained using standard optimization methods.

Słowa kluczowe

PL

algorytmy ewolucyjne; sztuczna inteligencja; układy cyfrowe; optymalizacja; hybrydyzacja

EN

evolutionary algorithms; artificial intelligence; digital circuits; optimization; hybridization

• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2009
• Tom: R. 85, nr 11
• Strony: 156-159
• Opis fizyczny: Bibliogr. 14 poz., tab., schem.

Twórcy

autor

Słowik, A.

• Politechnika Koszalińska, Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej, ul. Śniadeckich 2, 75-453 Koszalin,

Bibliografia

• [1] Karnaugh M., A Map Method for Synthesis of Combinational Logic Circuits, Transaction of the AIEE, Communications and Electronic, 72(I):593-599, November, 1953
• [2] Quine W.V., A Way to Simplify Truth Function, American Mathematical Monthly, 62(9), (1955), 627-631
• [3] McCluskey E. J., Minimization of Boolean Function, Bell Systems Technical Journal, 35 (5), November 1956, 1417- 1444
• [4] Turton B.C.H., Extending Quine-McCluskey for Exclusive- OR Logic Synthesis, IEEE Transaction on Education, No. 1, (1996), 81-85
• [5] De Micheli G., Synthesis and Optimization of Digital Circuits, McGraw-Hill, New York, 1994
• [6] Goldberg D., Genetic Algorithms in Search, Optimization, and Machine Learning, Addison-Wesley Professional, 1989
• [7] Michalewicz Z., Genetic Algorithms + Data Structures = Evolution Programs, Springer, 1998
• [8] Coello C.A., Aguirre A.H., Buckles B.P., Evolutionary Multiobjective Design of Combinational Logic Circuits, Proceedings of the 2nd NASA/DoD Workshop on Evolvable Hardware, Los Alamitos, California, July 2000, 161-170
• [9] Nilagupta P., Ou-thong N. , Logic Function Minimization Base On Transistor Count Using Genetic Algorithm, in Proceedings of the 3rd Information and Computer Engineering Postgraduate Workshop 2003 (ICEP 2003), Songkla, Thailand, January 2003
• [10] Słowik A., Białko M., Design and Optimization of Combinational Digital Circuits Using Modified Evolutionary Algorithm, Proceedings of 7th International Conference on Artificial Intelligence and Soft Computing, Lecture Notes in Artificial Intelligence, Volume 3070/2004, Springer-Verlag, 468-473
• [11] Greene J ., Simulated Evolution and Adaptive Search in Engineering Design, Experiences at the University of Cape Town, in 2nd Online Workshop on Soft Computing, July, 1997
• [12] Słowik A., Projektowanie i optymalizacja cyfrowych układów elektronicznych przy użyciu algorytmów ewolucyjnych, Rozprawa doktorska, Politechnika Koszalińska, Wydział Elektroniki i Informatyki, Koszalin, marzec 2007
• [13] Słowik A., Białko M. , Evolutionary Design and Optimization of Combinational Digital Circuits with Respect to Transistor Count, Bulletin of the Polish Academy of Sciences, Technical Sciences, Volume 54, Issue 4, (2006), 437-442
• [14] Barreto P.S.L.M., Rijmen V., The Whirlpool Hashing Function, First open NESSIE Workshop, Leuven, Belgium, November 13--14, 2000