Zagrożenia bezpieczeństwa układów i systemów atakami technicznymi

• Autorzy: Sosnowski, J.

Warianty tytułu

EN

Circuit and system security vulnerabilities due to technical attacks

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono problem zagrożeń naruszenia bezpiecznej pracy układów i systemów przez ataki techniczne. Pokazano ryzyko ataków opartych na różnych technikach przechwytywania informacji, przez kanały diagnostyczne oraz symulację błędów. Przedstawiono metody uodporniania się na te ataki. Artykuł może zainteresować projektantów i użytkowników systemów wymagających wysokiego poziomu bezpieczeństwa.

EN

The paper presents the problem of security failures in hardware and software due to technical attacks. The risk of loosing security is shown for attacks based on various techniques of collecting information using side channels related to diagnostics or fault simulation. Some techniques preventing these threats are described. The paper may attract designers and users of systems with high security requirements.

Słowa kluczowe

PL

bezpieczeństwo; kryptologia; testowanie; symulacja błędów

EN

security; cryptography; testing; fault simulation

• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2008
• Tom: R. 81, nr 10
• Strony: 989-994
• Opis fizyczny: Bibliogr. 14 poz., rys., tab.

Twórcy

autor

Sosnowski, J.

• Instytut Informatyki, Politechnika Warszawska,

Bibliografia

• [1] Ferguson N., Schneider B.: Kryptografia w praktyce, Helion, 2004
• [2] Gawkowski P, Sosnowski J.: Software implemented fault detection and faulttolerance mechanisms, Kwartalnik Elektroniki i Telekomunikacji, 2005, 51, z. 3
• [3] Hely D. i inni.: Scan design andsecure chip, Proc. of IEEE Int. Online Testing Symposium, 2004
• [4] Karri R., Wu K., Mishra P, Kim Y: Concurrent error detection schemes for fault based sidechannel cryptoanalyst of symetrie błock ciphers, IEEE Trans, on Computer Aided Design, vol. 21, no. 12, 2003
• [5] Lee J., Patel Ch., Plusquelic J.: Securing desgns against scan based side channel attacks, IEEE Trans, on Dependable and Secure Computing, vol. 4, no. 4, 2007
• [6] Mai ngot V, Leveuge R.: Analysis of laser based attack effects on a synchronous circuit, Proc. of IEEE Workshop on Design and Test, 2007
• [7] Mendonca M., Neves M.: Fuzzing Wi-Fi drivers to locate security vulnarbilities, Proc. of EDCC-7 Conference, IEEE Comp. Society, 2008
• [8] Patkowski E., Piotrowski R.: Bezprzewodowe klawiatury - nowe możliwości podsłuchu, X Seminarium Naukowe, Przestępczość Teleinformatyczna, Wydawnictwo Wyższej Szkoły Policyjnej w Szczytnie, 2007
• [9] Ratanpal G. B., Williams R. D., BlalockT. N.: An on-chipsignalsup-pression countermeasure to power analysis attacks, EEE Trans. on Dependable and Secure Computing, vol. 1, no. 3, 2004
• [10] Schneider B.: Kryptografia dla praktyków, WNT 2002
• [11] Selmane N., Guilley S., Danger J. L: Practical set-up time violation atacks on AES, Proc. of EDCC-7 Conference, IEEE Comp. Society, 2008
• [12] Sosnowski J.: Testowanie i niezawodność systemów komputerowych, Exit 2006
• [13] Yang B., Wu K., Karri R.: Scan based side channel attack on dedicated hardware implementations of data eneryption standard, Proc. of IEEE Int. Test Conference, 2004
• [14] Ye N.: Secure computer and network systems, John Wiley, 2008