Rekonfigurowalny koprocesor systemowy: uniwersalna platforma obliczeniowa

• Autorzy: Jasiński, K. , Zbysiński, P.

Warianty tytułu

EN

Reconfigurable System Coprocessor. General-purpose computing platform

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono zwięzły przegląd architektur rekonfigurowalnych systemów obliczeniowych i na tym tle zaprezentowano własne rozwiązanie prototypowej platformy rekonfigurowalnego akceleratora obliczeń. Opis konstrukcji sprzętowo-programowej platformy zilustrowano przykładami aplikacji z dziedziny kryptografii i naszkicowano plan dalszej rozbudowy platformy przy użyciu modułów rozszerzających typu piggy-back.

EN

The architectures of reconfigurable computational systems are concisely reviewed and own prototype of reconfigurable computation accelerator platform is presented. The presentation of the hardware-software platform is illustrated with applications to cryptography. The perspective of further development of the platform using piggy-back extension modules is also given.

Słowa kluczowe

PL

matryce rekonfigurowalne; FPGA; kompresor; rekonfiguracja dynamiczna; matryce wielokontekstowe

EN

FPGA; reconfigurable arrarys; coprecessor; dynamic reconfiguration; multi-contex arrays

• Czasopismo: Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
• Rocznik: 2000
• Tom: nr 10
• Strony: 760-766
• Opis fizyczny: Bibliogr. 20 poz., rys., tab.

Twórcy

autor

Jasiński, K.

• Instytut Telekomunikacji Politechniki Warszawskiej,

autor

Zbysiński, P.

• Instytut Telekomunikacji Politechniki Warszawskiej,

Bibliografia

• [1] Razdan R., Smith M. D.: A High-Performance Microarchitecture with Hardware Programmable Functional Units, International Symposium on Microarchitecture, 1994
• [2] Developers Insight, Intel, May 1999 [3] lOT RISC Microprocessors, October 1998
• [4] Atmel Products, Atmel, October 1999
• [5] http://www.allera.com/html/solutions/custapps/
• [6] Rupp C. R., Landguth M., Garverick T., Gomersall E., Holi H., Arnold J. M., Gokhale M.: The NAPA Adaptive Processsinq Architectures, IEEE Symposium on Field Programmable Custom Computing Machines, 1998
• [7] http://www.national.com/appinfo/milaero/napa1000/
• [8] Miyamori T., Olukotun K.: A Quantitative Analysis ot Recotigurable Coprocessors tor Multimedia Applications, IEEE Syrnposium on Field Programmable Custom Computing Machines, 1998
• [9] http://www.ece.nwu.edu/-hauck/chimaera.html
• [10] Hauck S., Schwabe E. Li. Z.: Configuration Compression for the Xilinx XC6200 FPGA, IEEE Symposium on Field Programmable Custom Computing Machines, 1998
• [11] The Programmable Logic Data Book, San Jose, Xilinx, 1999
• [12] Koch A.: Module Compaction in FPGA-based Regular Datapaths, 33rd Design Automation Conference, Las Vegas,1999
• [13] http://www.waferscale.com [14] Manners D., Makimoto T.: Living With The Chip, Chapman & Hall, 1995
• [15] Compton K., Hauck S.: An Introduction To Reconfigurable Computing, Invited Paper, IEEE Computer, April 2000
• [16] http://www.atmel.com
• [17] Mangione-Smith W.H., Hutchings B.,Andrews D., DeHon A., Ebeling C. et al.: Seeking Solution In Configurable Computing, IEEE Computer, Vol.30, No12, December 1997
• [18] DeHon A.: Comparing Computing Machines, Configurable Computing: Technology and Applications, Proc. SPIE Vol.3526
• [19] Łuba T., Zbierzchowski B, Jóźwiak L.: Nowoczesna mikroelektronika jako sprzętowe oblicze technik informacyjnych, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 1, 2000
• [20] luba T., Jasiński K., Zbierzchowski B.: Specjalizowane układy cyfrowe w strukturach PLO i FPGA, WKiŁ, Warszawa 1997