Synthesis of Moore finite state machine with nonstandard presentation of state codes

• Autorzy: Barkalov, A. , Titarenko, L. , Hebda, O.

Warianty tytułu

PL

Synteza skończonego automatu stanu typu Moore'a z niestandaryzowanym przedstawieniem kodów stanów

• Języki publikacji: EN

Abstrakty

EN

The method is proposed for reduction of hardware amount in logic circuit of Moore finite state machine. The method is oriented on CPLD technology. It is based on representation of the next state code as a concatenation of codes for class of pseudoequivalent states and collection of microoperations. Such an approach allows elimination of dependence among states and microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized. An example of the proposed method application is given.

PL

Zaproponowano metodę dla redukcje zasobów sprzętowych do implementacji automatu Moore'a. Zaproponowana metoda jest zorientowana na technologie CPLD. Bazuje ona na przedstawieniu następnego kodu stanu jako konkatenacji kodów klas stanów pseudorównoważnych i zbiorów mikrooperacji. Takie podejście pozwala usunąć zależność między stanami oraz mikrooperacjami. W rezultacie blok wejściowych funkcji pamięci i blok mikrooperacji są zoptymalizowane. W artykule przedstawiono także przykład zastosowania proponowanej metody.

Słowa kluczowe

PL

automat Moore'a; CPLD; stany pseudorównoważne; makrokomórka PAL

EN

CPLD; Moore FSM; pseudoequivalent states; PAL macrocells

• Czasopismo: Przegląd Elektrotechniczny
• Rocznik: 2010
• Tom: R. 86, nr 9
• Strony: 134-136
• Opis fizyczny: Bibliogr. 6 poz., rys., tab.

Twórcy

autor

Barkalov, A.

autor

Titarenko, L.

autor

Hebda, O.

• University of Zielona Gora, Institute Informatics and Electronics, Licealna str.9 , 65-417 Zielona Gora,

Bibliografia

• [1] Baranov S., Logic Synthesis for Control Automata, Boston: Kluwer Academic Publishers, 1994. 312 pp
• [2] Barkalov A., Titarenko L., Logic Synthesis for FSMBased Control Units. Springer, Berlin Verlag Heidelberg, Lectures Notes in Electrical Engineering, 2009, №53. 233 pp.
• [3] DeMicheli G., Synthesis and Optimization of Digital Circuits. NJ: McGraw-Hill, 1994. 636 pp.
• [4] Maxfield C., The Design Warrior’s Guide to FPGAs, Amsterdam: Elseveir, 2004. 541 pp.
• [5] Altera Corporation Webpage http// www.altera.com
• [6] Xilinx Corporation Webpage http// www.xilinx.com