Układ bezpośredniej syntezy czfstotliwości DDFS o obniżonym poborze mocy

• Autorzy: Perycz-Szczepański, M. , Pankiewicz, B.

Warianty tytułu

EN

A low power direct digital frequency synthesizer based on analog approximation

• Języki publikacji: PL

Abstrakty

PL

W artykule zaprezentowano koncepcję układu bezpośredniej syntezy częstotliwości DDFS (ang. Direct Digital Frequency Synthesizer) opartego o aproksymację wielomianową. Proponowany układ zamiany fazy na sinus wykorzystuje jedynie analogowe funktory, tj. mnożniki oraz wzmacniacze operacyjne. Skutkuje to znaczącym obniżeniem poboru mocy oraz zmniejszeniem powierzchni układu w stosunku do rozwiązań wykorzystujących jedynie komponenty cyfrowe. Zastosowanie wysoce liniowych funktorów analogowych oraz precyzyjne zrealizowanie współczynników wielomianu w układzie scalonym zagwarantuje również dużą czystość widmową generowanego przebiegu.

EN

A Direct Digital Frequency Synthesizer (DDFS) architecture based on polynomial approximation is presented. The phase-to-sine circuit exploits analog components such as multipliers and Operational Amplifiers (OPAMPs). That results in very little power consumption and significant silicon area reduction in comparison to solutions based on digital components only. The obtained purity of the output signal is 150dB. Applying the worst case analysis for +-3% mismatch of polynomial coefficients shows that spurs are at least 71.5dB below the fundamental.

• Czasopismo: Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
• Rocznik: 2005
• Tom: T. 8
• Strony: 825-832
• Opis fizyczny: Bibliogr. 13 poz., 5 rys., 2 tab.

Twórcy

autor

Perycz-Szczepański, M.

• Katedra Systemów Mikroelektronicznych, Politechnika Gdańska

autor

Pankiewicz, B.

• Katedra Systemów Mikroelektronicznych, Politechnika Gdańska

• Katedra Systemów Mikroelektronicznych, Politechnika Gdańska

Bibliografia

• [1] J. Tierney, C.M. Rader and B. Gold: A digital frequency synthesizer. W: IEEE Transactions on Audio and Electroacoustics, vol. AU-19, 1971, pp. 48-57.
• [2] H.T. Nicholas III, H. Samueli and B. Kim: The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects. W: Proceedings of the 42nd Annual Frequency Control Symposium, 1988, pp. 357-363.
• [3] A. Yamagishi, M. Ishikawa, T. Tsukahara, and S. Date: A 2-V, 2-GHz low-power direct digital frequency synthesizer chipset for wireless communication. W: IEEE Journal of Solid-State Circuits, vol. 33, February 1998, pp. 210-217.
• [4] A.M. Sodagar and G. R. Lahiji: Mapping from phase to sine-amplitude in direct digital frequency synthesizers using parabolic approximation. W: IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing, vol. 47, December 2000, pp. 1452-1457.
• [5] J.M.P. Langlois and D. Al-Khalili: ROM size reduction with low processing cost for direct digital frequency synthesis. W: Proceedings of the IEEE Pacific Rim Conference on Communications, Computers and Signal Processing, August 2001, pp. 287-290.
• [6] A. Bellaouar, M.S. O’brecht, A.M. Fahim, and M.I. Elmasry: Low-power direct digital frequency synthesis for wireless communications. W: IEEE Journal of Solid-State Circuits, vol. 35, no. 3, March 2000, pp. 385-390.
• [7] A.M. Sodagar and G.R. Lahiji: A novel architecture for ROM-less sine-output direct digital frequency synthesizers by using the 2nd-order parabolic approximation. W: Proceedings of the IEEE/IEA International Frequency Control Symposium and Exhibition, 2000, pp. 284-289.
• [8] K.I. Palomaki and J. Niitylahti: Direct digital frequency synthesizer architecture based on Chebyshev approximation. W: Proceedings of the 34th Asilomar Conference on Signals, Systems and Computers, Oct. 29th – Nov. 1st., 2000, pp. 1639-1643.
• [9] S.-I. Liu, T.-B. Yu and H.-W. Tsao: Pipeline direct digital frequency synthesiser using decomposition method. W: IEE Proceedings on Circuits, Devices and Systems, vol. 148, no. 3, June 2001, pp. 141-144.
• [10] J.M.P. Langlois and D. Al-Khalili: A Low Power Direct Digital Frequency Synthesizer with 60 dBc Spectral Purity. W: Proceeding of the 12th ACM Great Lakes Symposium on VLSI , April 18-20, 2002, pp.166-172.
• [11] S. Mortezapour and E. Lee: Design of Low Power ROM-Less Direct Digital Frequency Synthesiser Using Nonlinear Digital-to-Analog Converter. W: IEEE J. Solid-State Circuits, 34(10):1350-1359, October 1999.
• [12] J. Jiang and E. Lee: A ROM-less Direct Digital Frequency Synthesizer Using Segmented Nonlinear Digital-to-Analog Converter. W: IEEE Custom Integrated Circuits Conference, 2001, pp. 165-168.
• [13] E. Hermanowicz I M. Rojewski: Kwadraturowy DDS z ułamkowo-opóźniającym filtrem o strukturze flash-farrow. W: Zeszyty Politechniki Gdańskiej, Seria: Technologie Informacyjne, 2004, Nr 2, pp. 143-152.