Scalony konwerter czas-liczba z użyciem metody skracania impulsu

• Autorzy: Klepacki, K.

Warianty tytułu

EN

Time/number integrated converter with the use of pulse reducing method

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono projekt konwertera wykorzystującego metodę skracania impulsu zrealizowanego w układzie programowalnym FPGA. Elementem mającym decydujący wpływ na parametry konwertera jest detektor zboczy impulsu. Umożliwia on niezależne kontrolowanie wartości rozdzielczości konwertera i zakresu pomiarowego. Ponadto detektor uniezależnia mierzony czas trwania impulsu od niekorzystnych zmian wnoszonych przez linie transmisyjne i programowalne matryce połączeniowe.

EN

Presented is a converter project based on a pulse reducing method realised in a programmable FPGA system. The element having decisive influence on converter parameters is the pulse edge detector. It enables independent control of converter resolution value and measuring capacity. Moreover the detector makes the measured pulse duration time independent on disadvantageous changes caused by transmission lines and programmable connecting arrays.

Słowa kluczowe

PL

konwerter; układ programowalny FPGA

EN

converter; programmable FPGA system

• Czasopismo: Spektrum
• Rocznik: 2007
• Tom: nr 12
• Strony: I-IV
• Opis fizyczny: Bibliogr. 9 poz., il.

Twórcy

autor

Klepacki, K.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji

Bibliografia

• [1] Kalisz J.: Review of methods for time interval measurements with picosecond resolution, Metrologia, vol. 41 (2004), no. 1
• [2] Jansson J., Mantyniemi A., Kostamovaara J.: A delay line based CMOS time digitizer IC with 13 ps single-shot precision, Proc. IEEE Int. Symp. Circuits and Systems ISCAS, 2005
• [3] Szplet R., Kalisz J., Szymanowski R.: Interpolating Time Counter with 100 ps Resolution on a Single FPGA Device, IEEE Trans. Instrum. Meas., vol. 49, no. 4, 2000
• [4] Mantyniemi A., Rahkonen T., and Kostamovaara J.: A high resolution digital CMOS time-to-digital converter based on nested delay locked loops, Proc. IEEE Int. Symp. Circuits and Systems ISCAS'99, vol. 2, 1999
• [5] Szymanowski R., Kalisz J.: Field programmable gate array time counter with two-stage interpolation, Rev.Sci.Instrum., vol. 76, 2005
• [6] Szplet R., Jachna Z., Kalisz J.: Scalony licznik czasu o rozdzielczości 50 ps w reprogramowalnym układzie FPGA, Elektronika 2006, nr 9
• [7] Zieliński M., Chaberski D., Kowalski M., Frankowski R., Grzelak S.: High-resoluion time-interval measuring system implemented in single FPGA device, Measurement 35, Elsevier2004
• [8] Tisa S., Lotito A., Giudice A., Zappa F.: Monolithic time-todigital converter with 20ps resolution, Proc. ESSCIRC'03,
• [9] Chen P., Liu S-L., Wu J.: A CMOS pulse-shrinking delay element for time interval measurement, IEEE Trans. Circuits and Systems, vol. 47, no. 4, 2000