Szyfrator wykorzystujący odwracalne układy logiczne

• Autorzy: Skorupski, A. , Pawłowski, M. , Gracki, K. , Kerntopf, P.

Warianty tytułu

EN

Cipher based on reversible logic

• Języki publikacji: PL

Abstrakty

PL

Celem pracy jest realizacja prostego szyfratora i deszyfratora. Przedstawiona implementacja wykorzystuje tzw. układy odwracalne. Własności bramek odwracalnych pozwalają na łatwe ich modelowanie w układach FPGA. Niniejszy artykuł pokazuje, jak w układzie FPGA można zaimplementować prosty szyfrator i deszyfrator strumieniowy, zmieniające swoją strukturę w zależności od klucza szyfrującego. Pokazano również możliwości modyfikacji projektu zwiększające odporność na ataki.

EN

The simple implementation of a cipher using reversible circuits was the aim of this work. For prototyping of the cipher we built a model using FPGA circuits. In such a case it was possible to show how structure of a reversible cascade implementing the cipher changes depending on the cipher key. Each gate used in a cascade of reversible gates is determined by the key word. Choosing different key words we get different cascades and different substitution encryption. We try to add some units to control a key value during each step of encryption and in this manner we are able to achieve more complex encryption.

Słowa kluczowe

PL

odwracalne układy logiczne; szyfrowanie; układy FPGA

EN

reversible logic circuits; encryption; FPGA

• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2014
• Tom: Vol. 55, nr 8
• Strony: 102-107
• Opis fizyczny: Bibliogr. 11 poz.,wykr.

Twórcy

autor

Skorupski, A.

• Wyższa Szkoła Menadżerska, Wydział Informatyki Stosowanej i Technik Bezpieczeństwa, Warszawa

autor

Pawłowski, M.

• Politechnika Warszawska, Instytut Informatyki

autor

Gracki, K.

• Politechnika Warszawska, Instytut Informatyki

autor

Kerntopf, P.

• Uniwersytet Łódzki, Wydział Fizyki i Informatyki Stosowanej
• Politechnika Warszawska, Instytut Informatyki

Bibliografia

• [1] Skorupski A., Szyprowski M., Kerntopf M.: Algorytm syntezy kombinacyjnych układów odwracalnych. Pomiary Automatyka Kontrola, vol. 57, s. 858–860, 2011.
• [2] Skorupski A. i in.: Modelowanie w FPGA szyfratorów implementowanych w logice odwracalnej. Pomiary Automatyka Kontrola, vol. 58, s. 620–622, 2012.
• [3] Golubitsky O., Maslov D.: A study of optimal 4-bit reversible Toffoli circuits and their synthesis. IEEE Transactions on Computers, vol. 61, no. 9, s. 1341–1353, 2012.
• [4] Thapliyal H., Zwolinski M.: Reversible logic to cryptographic hardware: a new paradigm. Proc. 49th International Midwest Conference on Circuits and Systems, s. 342–346, 2006.
• [5] Nayeem N. M., Jamal L., Babu H. M. H.: Efficient reversible Montgomery multiplier and its application to hardware cryptography. Journal of Computer Science, vol. 5, no. 1, s. 49–56, 2009.
• [6] Zhang Y., Guan Z., Nie Z.: Function modular design of the DES encryption system based on reversible logic gates. Proc. International Conference on Multimedia Communications, s. 104–107, 2010.
• [7] Banerjee A.: Reversible cryptographic hardware with optimized quantum cost and delay. Annual IEEE India Conference, s. 1–4, 2010.
• [8] Datta K., Sengupta I.: Applications of reversible logic in cryptography and coding theory (Tutorial), http://ieeexplore.ieee.org/xpl/mostRecentIssue.jsp?punumber=6520922 VLSI Design (VLSID), 2013.
• [9] Datta K. i in.: Reversible logic implementation of AES algorithm. Proc. 8th International Conference on Design and Technology of Integrated Systems in Nanoscale Era (DTIS), s. 140–144, 2013.
• [10] Nuthan A.C., Nagaraj C., Havyas V.B.: Implementation of Data Encryption Standard Using Reversible Gate Logic. International Journal of Soft Computing and Engineering, vol. 3, no. 3, s. 270–272, 2013.
• [11] Menezes A. J., van Oorschot P. C., Vanstone S. A.: Kryptografia stosowana, WNT, Warszawa 2005.

Identyfikatory

DOI

10.15199/ELE-2014-118