Ograniczanie wyników
Czasopisma help
Autorzy help
Lata help
Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 29

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  integrated circuit
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
EN
The demand for small, thin, and lightweight electronic devices is increasing. More advanced design and assembly processes of electronic packaging technology have developed to fulfill this need. The critical processes in semiconductor packaging involved in meeting the ever increasing demands of technology include wafer back grinding, dicing, and die attachment. With low die thickness, the risk of die failure, which can cause functional damage, is high. In the die attachment process, the pin ejector causes an impact during the pick and place process. Those effects can result in a micro indentation or micro crack under the die and would be the weak point throughout the entire process. This study designed and evaluated an ejector system for the die attachment process. The proposed method uses a static pole heated inside the cavity for the platform to die before being ejected. Vacuum stabilizes the die suction. Moreover, heat softens the sawing tape and weakens the die adhesion. For die selection during the die attachment process, the results show that the critical die crack problem for a thin and rectangular die is solved using the proposed method. In summary, the packaging of semiconductors has advanced to accommodate the pick-up technology solution in relation to the challenging material needed for the current miniaturization market trend and demand.
EN
MEMS are one of the fastest developing branch in microelectronics. Many integrated sensors are widely used in smart devices i.e. smartphones, and specialized systems like medical equipment. In the paper we present the main parts of a system for measuring human movement which can be used in human balance disorder diagnosis. We describe our design of capacitive accelerometers and dedicated switched capacitor readout circuit. Both will be manufactured as separate chips in different technological processes. The principle of operation, schematics and layouts of all parts of the system are presented. Preliminary simulations show that the proposed designs are applicable for the considered medical device.
EN
MEMS are one of the fastest developing branch in microelectronics. Many integrated sensors are widely used in smart devices i.e. smartphones, and specialized systems like medical equipment. In the paper we present the main parts of a system for measuring human movement which can be used in human balance disorder diagnosis. We describe our design of capacitive accelerometers and dedicated switched-capacitor readout circuit. Both will be manufactured as separate chips in different technological processes. The principle of operation, schematics and layouts of all parts of the system are presented. Preliminary simulations show that the proposed designs are applicable for the considered medical device.
4
Content available remote Comparison of different cooling systems using compact model
EN
Due to the strong influence of temperature rising on integrated circuits performance and reliability, an adequate thermal analysis of their cooling systems is required during chip packaging in order to prevent the thermal catastrophe. In this paper, we propose an approach based on RC compact model, which enables in one hand an approximation of dynamic thermal behaviour and in other hand the accurate temperature computation at any measurement point of parallel plate fin heat sink with U-shape channels. Farther more, we present the impacts of convection coefficient on heat sink surface temperature using a simplified approach, which enables the temperature computation by using the RC thermal compact model. Due to the convection coefficient change of surrounding environment, the surfaces and mass of parallel plate fin heat sink with U-shape channels were reduced while enhancing heat transfer capability.
PL
Silny wpływ temperatury na własności układów scalonych wymaga analizy termicznej podczas projektowania konstrukcji modułu scalonego aby zapobiec uszkodzeniom tych układów. W artykule autorzy proponują podejście oparte na kompaktowym modelu RC, które prowadzi do oceny własności dynamicznych oraz wystarczająco dokładnej analizy termicznej w każdym punkcie pomiarowym radiatora z równoległymi płytkami chłodzącymi.
PL
Histogram jest niezwykle popularnym sposobem przedstawiania wyników różnego rodzaju pomiarów. Istnieje wiele narzędzi umożliwiających obliczanie histogramu. W artykule zaproponowano jedno z rozwiązań oparte na rekonfigurowalnym układzie FPGA. Układy te należą do rodziny reprogramowalnych układów scalonych, które przeżywają w ostatnim czasie bardzo szybki rozwój. Dzięki swojej architekturze, niskopoziomowości i ogromnym możliwościom przetwarzania danych są one bardzo przyszłościowymi narzędziami mającymi niezwykle szeroki wachlarz zastosowań. Z uwagi na duże możliwości FPGA, ich zastosowanie do obliczania histogramu ma szczególne znaczenie wtedy, gdy mamy do czynienia z bardzo szybkim generowaniem dużej ilości danych, z których przetworzeniem poradzi sobie mato które narzędzie poza FPGA. Artykuł opisuje powód wybrania technologii, jaką jest FPGA, do rozwiązania powyższego zadania, założenia techniczne postawione do realizacji projektu oraz jeden ze sposobów obliczania histogramu przez układ FPGA.
EN
Histogram is a very popular way of presenting research's and measurements' results. There are many tools which enable calculating of the histogram. The article presents one of the solutions based on FPGA-circuit. FPGA-circuits are programmable integrated circuits which experience nowadays the rapid development. Due to their architecture and huge data processing capabilities, they are very promising and have a wide range of applications. Considering the processing power of FPGAs, their use for calculating of the histogram is meaningful especially when big amount of data are generated in a very quick way. There are only a few tools except FPGA which are capable to calculate the histogram under such conditions. The article describes reasons why FPGA was chosen in order to solve this task, technical assumptions and the way how FPGA calculates the histogram.
PL
W artykule omówiono przykładowe systemy pomiarowe do wielopunktowej rejestracji potencjałów czynnościowych i polowych. Opisano: specyfikę potencjałów czynnościowych i polowych, metody pomiarów In Vivo i In Vitro, oraz główne rodzaje matryc mikroelektrod wytwarzanych w technologii MEMS wykorzystywanych w pomiarach elektrycznej aktywności tkanki nerwowej. Przedstawiono również ośmiokanałowy dedykowany układ scalony do kondycjonowania potecjałów czynnościowych i polowych, ze szczególnym uwzględnieniem stawianych mu wymagań. W dalszej kolejnosci przedstawiono dwa moduły pomiarowe oparte na wspomnianym układzie scalonym, jeden do pomiarów z użyciem elektrod płaskich, drugi ostrzowych. Na końcu komunikatu przedstawiono przykładową rejstrację przeprowadzoną metodą In Vitro, która przedstawia epizod rytmu theta w skrawku hipokampa.
EN
In this paper exemplary measurements systems for action potentials and local field potentials is discussed. It briefly describes: specificity of action potentials and local field potentials, In Vivo and In Vitro method and the main types of microelectrode arrays fabricated in MEMS technology and used in electrical activity of nerve tissue measurements. Next eight-channel dedicated integrated circuit for actions potentials and local field potentials signal conditioning is presented with particular emphasis on the relevant requirements. Then two measurements modules are described based on the mentioned integrated circuit, one for measurements with planar electrodes and another for measurements with penetrating electrodes. Eventually, exemplary In Vitro registration from hippocampus by using penetrating electrodes is shown with a single theta rhythm episode.
7
Content available A control unit for a pulsed NQR-FFT spectrometer
EN
This paper describes the development of functional and algorithmic methods to automate pulsed NQR-FFT radiospectrometer. Module controlling this device is based on a programmable logic device (PLD). The objective of this work is to develop a control unit for operational control and setting all required parameters portable NQR radiospectrometer. Radiospectrometer control module is designed as a block structure, which includes the main board, LCD, controls and ports IO. The sample unit tested in complex with frequency synthesizer and NQR radiospectrometer pulse sequences shaper. The test results showed the device matching its functionality to all regulations that apply to this class of relaxation and pulsed resonance spectroscopy equipment.
PL
W artykule opracowano funkcjonalne i algorytmiczne metody automatyzacji spektrometru NQR z szybką transformatą Fouriera do kontroli operacyjnej i nastawiania wszystkich koniecznych jego parametrów. Podstawą modułu sterowania spektrometrem jest układ PLD. Urządzenie jest wykonane w postaci struktury blokowej, która zawiera: płytę główną, wyświetlacz LCD, kontroler i porty wejścia-wyjścia. Przeprowadzono testy modułu w połączeniu z syntezatorem częstotliwości i układem formowania impulsówsekwencji radiospektrometru NQR. Wyniki testów pokazały, że funkcjonalne możliwości moduł odpowiadają wymaganiom, które są stawiane urządzeniom spektroskopii relaksacyjnej i impulsowo-rezonansowej.
PL
W artykule opisano system do wielokanałowej rejestracji elektrycznej aktywności tkanki nerwowej In Vivo z użyciem matryc mikroelektrod. System został oparty na dedykowanym scalonym układzie kondycjonującym. Przedstawiono specyfikę sygnałów neuronowych, metodę ich rejestracji z wykorzystaniem matryc mikroelektrod, wymagania stawiane systemowi rejestrującemu oraz budowę samego systemu. Szczególną uwagę poświęcono metodom redukcji zakłóceń generowanych przez cyfrową część systemu. Artykuł zawiera również wyniki neurobiologicznych eksperymentów in-vivo zarejestrowane z użyciem opisywanego systemu.
EN
The article describes a system for multi-channel recording of electrical activity of nerve tissue In Vivo by using microelectrode arrays. Specificity of neural signals, the method of registration by using microelectrode arrays, requirements for acquisition system and the system itself are presented. Particular attention is given to methods of reduction of noise generated by the digital part of the system. The article also presents results of in-vivo recording realized by the presented system.
9
EN
In this study, a three-inputs single-output current-mode analog biquadratic filter, based on second generation current controlled current conveyor (CCCII) is presented. The proposed filter uses four CCCIIs and two grounded capacitors without any external resistors, which is well suited for integrated circuit implementation. The circuit gives five standard transfer functions, namely, lowpass, highpass, bandpass, notch and allpass filters with independent control of quality factor and pole frequency by electronic method. Each function response can be selected by suitably selecting input signals with digital method. The filter does not require double input current signal. Moreover, the circuit possess high output impedance which would be an ideal choice for current-mode cascading. The PSPICE simulation results, using CMOS CCCII in 0.25μm TSMC CMOS technology, are included to verify the workability of the proposed filter. The given results agree well with the theoretical anticipation.
PL
Opisano trójwejściowy prądowy bikwadratowy filtr analogowy bazujący na drugiej generacji układzie CCCII (current controlled current conveyor).Opisany układ składa się z czterech CCCII i dwóch uziemionych kondensatorów bez potrzeby używania zewnętrznych rezystorów. Układ pozwala na realizację wszystkich rodzajów filtrów z niezależnym ustawieniem dobroci Q i częstotliwości odcięcia.
PL
W artykule przedstawiono projekt i wyniki badań scalonego licznika czasu wykonanego w technologii CMOS 0,35 μm. W liczniku czasu zastosowano interpolacyjną metodę Nutt’a i dwustopniowe interpolatory stabilizowane pętlą synchronizacji opóźnieniowej DLL (Delay-Locked Loop). W pierwszym stopniu interpolacji użyty został dziesięciofazowy sygnał zegarowy o częstotliwości 400 MHz zapewniający rozdzielczość 250 ps. Drugi stopień interpolacji stanowi matryca kodująca o rozdzielczości 10,6 ps. Niepewność pomiarowa licznika jest mniejsza niż 14,5 ps.
EN
This paper presents design and tests results of integrated time counter implemented in 0.35 μm CMOS technology. Time counter is based on a Nutt method and two-level interpolation realized with the use of stabilized delay lines (DLL). Using 400 MHz external reference clock, the first stage achieved a resolution of 250 ps. The second stage of interpolation utilizes a differential line with a resolution of 10.6 ps and measurement precision below 14.5 ps.
PL
Implementacja techniki MPPT (Maximum Power Point Tracking) w systemach fotowoltaicznych pozwala na zwiększenie efektywności przetwarzania energii słonecznej na elektryczną. W ostatnich latach wiele wiodących firm produkujących półprzewodnikowe układy scalone opracowało i wdrożyło do produkcji dedykowane układy pozwalające na realizację tej techniki. W artykule dokonano przeglądu takich układów i dokonano wyboru kilku, zdaniem autorów, najciekawszych rozwiązań. Dla wybranych rozwiązań zaprojektowano i wykonano modele. Ograniczono się do rozwiązań relatywnie prostych, a co za tym idzie, niskokosztowych, przeznaczonych dla systemów o mocy do 200 W. Przy wyborze rozwiązań kierowano się również możliwością ich miniaturyzacji poprzez zastosowanie technologii SMD. Wykonane modele poddano badaniom na specjalistycznych stanowiskach badawczych, a ich wyniki zaprezentowano w artykule.
EN
Implementation of MPPT technology (Maximum Power Point Tracking) in photovoltaic systems can increase the efficiency of converting solar energy into electricity. In recent years many leading companies specializing in production of semiconductors has developed dedicated integrated circuits to implement that technique. The article reviews these systems and selects, according to the authors knowledge, several of the most interesting solutions. For selected solutions appriopriate models have been designed and manufactured. Only simple as well as low-cost solutions, intended for systems up to 200W, have been choosen. Process of solutions selection has been guided by the possibility of miniaturization by the SMD technology. Models were tested on specialized research station. The results are presented in the article.
PL
W pracy omówiony jest postęp w miniaturyzacji tranzystorów polowych w układach scalonych, który zawdzięczamy wprowadzeniu do linii produkcyjnych nowej technologii osadzania warstw dielektryków podbramkowych - technologii Osadzania Warstw Atomowych (ALD). Zalety tej metody są krótko omówione. Omówione są także możliwe zastosowania tlenku cynku w przyrządach elektronicznych.
EN
We describe shortly further progress in miniaturization of field effect transistors in integrated circuits, which was possible due to introduction of a new deposition method (Atomic Layer Deposition, ALD) in produetion lines for deposition of gate oxides. Advantages of the ALD method are shortly summarized. We also discuss possible use of zinc oxide in electronic devices.
EN
The design of the PCBs (Printed Circuit Board) for testing naked die in tegrated circuits involves a series of tradeoffs. On the one hand the test setup should be as flexible as possible to provide means to diagnose or debug it during the first start-up, slightly modify the circuit for the second-step testing and should be accessible for an easy probe connection etc. On the other hand the circuit should be interference-proof and fully exploit the ASIC's capabilities. Enough to say that poorly designed PCB for the mixed-signal low-power, low-noise integrated circuit can successfully compromise the possible good noise-performance. This paper presents some solutions implemented by the author in test PCBs for the silicon detector readout integrated circuits designed at the AGH-UST ASIC design group.
PL
Projektowanie obwodów drukowanych (PCB) do testowania układów scalonych w formie nagich kości wiąże się z wieloma kompromisami. Z jednej strony zestaw testowy powinien maksymalnie elastyczny aby ułatwić diagnozowanie i usuwanie usterek w trakcie pierwszego uruchomienia, modyfikację już uruchomionego obwodu dla kolejnych serii testów a także powinien umożliwiać łatwy dostęp dla narzędzi laboratoryjnych (sond oscyloskopowych, podłączenia multimetru itp.). Z drugiej jednak strony obwód powinien być odporny na zakłócenia oraz umożliwić osiągnięcie maksymalnej wydajności przez testowany obwód. Niepoprawnie zaprojektowany obwód (szczególnie dla niskoszumnych obwodów o niskiej mocy) potrafi znacząco pogorszyć wydajność nawet najlepszego układu scalonego. Artykuł ten prezentuje wybrane rozwiązania zastosowane przez autora w obwodach do testowania układów scalonych do odczytu krzemowych detektorów które zaprojektowane zostały w Katedrze Metrologii AGH.
15
PL
Artykuł prezentuje praktyczne rozwiązania wysokosprawnych układów zasilania SSL (Solid State Lighting ) LED dużej mocy (prądy 350-700mA) z autonomicznych instalacji fotowoltaicznych wyposażonych w akumulatory 24V. Prezentowane układy zostały zaprojektowane, wykonane oraz przetestowane przez autorów i charakteryzują się sprawnościami rzędu 95%. Istotą tych rozwiązań jest zastosowanie nowoczesnych elementów elektronicznych, zaaplikowanych w sposób pozwalający na najbardziej efektywną zamianę napięcia z akumulatorów na prąd potrzebny do zasilania diod LED oraz zapewniający im odpowiednio długi czas życia.
EN
The paper deals with the practical solutions of high-efficient power supplies for high power SSL LED (current of 350-700mA) powered from photovoltaic devices equipped with 24 V batteries. These highly efficient solutions (up to 95%) were designed, made and tested by authors. The idea of these solutions is using modern electronic components to achieve the most efficient way of converting energy stored in a battery to current that was usable for feeding LED and providing them a long life.
PL
Praca przedstawia projekt scalonego wzmacniacza ładunkowego zaprojektowanego dla aplikacji w układzie do odczytu detektorów paskowych w eksperymencie fizyki wysokich energii wykorzystującego przetwarzanie typu Time-over-Threshold. Zastosowane rozwiązania zostały zapożyczone z układów pikselowych. Projekt wykonano dla technologii United Microelectronics Corporation 180 nm. Zaprojektowany wzmacniacz charakteryzuje się niskim poborem mocy, niskimi szumami a także bardzo szerokim zakresem liniowej pracy zachowując swoje właściwości dla obu polarności ładunków wejściowych.
EN
New High Energy Physics experiments require new and better solutions for the detector readout systems. This paper presents the project of the charge sensitive amplifier (CSA) for the silicon strip detector readout chip implementing the Wilkinson-type analog to digital converter (called also Time-over-Threshold processing). This allows to implement the reasonable resolution and speed ADC in each channel while keeping the overall power consumption low. This is due to the fact that the information about the input charge is kept in the CSA output pulse length and can be then easily converted to digital domain. It has been designed for the UMC (United Micro-electronics Corporation) 180nm technology and should fit into 50 Μm pitch channel slot. Some solutions were adapted from the pixel-oriented integrated circuits and are optimized for much higher detec-tor capacitances. Presented charge sensitive amplifier shows very high dynamic range - much higher than required 0-16 fC. The dynamic range is not limited by the dynamic range of the amplifier itself which is a feature of the implemented discharge circuit. The processing chain has an ability to operate for both holes and electrons while keeping the low power consumption (625 ΜW) and low noise (720 e- at 30 pF detector capacitance). The paper presents the simulation-based performance of the circuit.
PL
Omówiono wyniki analizy numerycznej mikrokanałowych struktur chłodzących przeznaczonych do integracji z układami VLSI. Przebadano i pokazano wpływ trzech podstawowych parametrów geometrycznych mikrostruktur chłodzących, zawierających kanały o przekroju prostokątnym, na całkowitą ilość ciepła odprowadzaną z pastylki półprzewodnikowej. Wyniki przeprowadzonych symulacji numerycznych mogą zostać wykorzystane w procesie optymalizacji pod kątem otrzymania jak najwydajniejszych struktur chłodzących z uwzględnieniem założonej technologii wykonania oraz parametrów eksploatacyjnych.
EN
The paper presents results of numerical analysis of a microchannel cooling structure integrated with VLSI circuit. The influence of three geometrical parameters of microstructure on total heat overtaken from the semiconductor device is shown and explained. The results may be used for optimisation process with the main goal to design the most efficient structure with respect to given technological and operational parameters. The simulations and calculations were supported by ANSYS software.
EN
In the paper two application specific integrated circuits (ASICs) are presented: ABCD for silicon strip detector readout and DTMROC for miniature proportional counter readout. The ASICs were designed for tracking detector system in the ALTAS experiment. They work in a very harsh radiation environment, where the estimated total irradiation dose exceeds by a factor of 100 the requirements for space applications. The paper is a summary of the author`s PHD thesis.
PL
W pracy przedstawione zostały istotne aspekty związane z projektowaniem bloków cyfrowych dla układów scalonych, pracujących w warunkach wysokiej radiacji w systemach detekcyjnych eksperymentu ATLAS. Dokonując przeglądu literatury, przedstawiono efekty oddziaływania różnych typów promieniowania na układy scalone. Omówione zostały rozwiązania projektowe i systemowe, zastosowane w projektach dwóch układów scalonych w celu ich uodpornienia na oddziaływanie promieniowania. Układy te, w technologiach BiCMOS 0,8 μm i CMOS 0,25 μm, zaprojektowane zostały do odczytu detektorów śladów w eksperymencie ATLAS. Obydwa układy (ABCD,do odczytu paskowych detektorów krzemowych oraz DTMROC, użyty w odczycie detektorów promieniowania przejścia) zostały wyprodukowane, przetestowane i zainstalowane w eksperymencie. Dodatkowo praca porusza wybrane elementy zagadnień projektowania bibliotek komórek standardowych dla układów używanych w środowiskach radiacyjnych.
PL
Niniejsza praca jest czwartą, ostatnią częścią przeglądu metod rozmieszczania modułów, stosowanych podczas projektowania topografii układów VLSI. Modułem jest fragment systemu wyodrębniony ze względu na pełnioną funkcję. Praca jest poświęcona algorytmowi symulowanego wyżarzania oraz sieciom neuronowych. Przedstawiono dokładny opis algorytmu symulowanego wyżarzania oraz sposób zastosowania algorytmu do rozmieszczania modułów. Programy wykorzystujące algorytm symulowanego wyżarzania zostały szczegółowo opisane. W tym celu scharakteryzowano następujące programy rozmieszczania: TimberWolf, MGP, MPG-MS, VPR. Następnie, opisano sposób zastosowania sieci samoorganizującej się oraz sieci Hopfielda w optymalizacji topografii układów VLSI. Przedstawiono rezultaty rozmieszczania modułów otrzymane z użyciem sieci Hopfielda. Następnie, scharakteryzowano inne metody stosowane podczas rozmieszczania modułów: algorytmy genetyczne, strategie ewolucyjne, schemat rozmieszczanie-planowanie topografii-rozmieszczanie, programy dla układów 3D VLSI oraz sprzętowe metody rozwiązania problemu rozmieszczania modułów. Porównano metody rozmieszczania modułów przedstawione w przeglądzie.
EN
The design process of the VLSI circuits requires the use of computer aided design tools. This paper is the fourth part of the survey of the cell placement techniques for digital VLSI circuits. In this part of the survey, the simulated annealing algorithm and neural networks are presented. An application of the simulated annealing algorithm to the cell placement problem is described. Nowadays the tools used for the cell placement, which utilize the presented algorithms are characterized: TimberWolfSC, TimberWolfMC, MGP, MPG-MS, VPR. Then, applications of neural networks to the cell placement problem are described. A self-organizing network and Hopfield network for the cell placement problem are presented. Some circuit layouts generated by using the Hopfield network are presented. Applications of a genetic algorithm, evolutionary strategy, three-stage placement-floorplanning-placement flow and special purpose hardware for the cell placement are described. Tools used for the 3D VLSI cell placement are characterized. Some conclusions concerning described techniques and tools are presented.
20
Content available remote Projektowanie topografii systemów VLSI. Cz. 3. Metody analityczne
PL
Niniejsza praca jest trzecią częścią przeglądu metod rozmieszczania modułów, stosowanych podczas projektowania topografii układów VLSI. W pracy szczegółowo został opisany algorytm zamiany parami oraz metody analityczne. Przedstawiono liczne modyfikacje algorytmu zamiany parami, łącznie z algorytmami wykorzystującymi metody relaksacyjne. Modyfikacje algorytmu zamiany parami oraz metody relaksacyjne są stosowane w programach rozmieszczania opartych na metodach analitycznych. Następnie, opisano podstawy zastosowania programowania kwadratowego i liniowego w rozmieszczaniu modułów. Ze względu na dużą liczbę rozwiązań stosowanych w metodach analitycznych, poszczególne rozwiązania szczegółowo przedstawiono na przykładzie wybranych programów rozmieszczania. W tym celu scharakteryzowano następujące programy rozmieszczania: GORDIAN / DOMINO, KraftWerk, FastPlace, mPL, PROUD, ATLAS, FAR, mFAR, BloBB, APlace. Przedstawiono również sposób zastosowania metody relaksacyjnej w układach o topografii swobodnej oraz możliwość optymalizacji topografii układu ze względu na aspekt termiczny.
EN
The design process of the VLSI circuits requires the use of computer aided design tools. This paper is the third part of the survey of the cell placement techniques for digital VLSI circuits. In this part of the survey, the pairwise interchange algorithm and some analytical methods are presented. The force-directed placement algorithm and some modifications of the pairwise interchange algorithm, which are used in analytical algorithms are described. Then, the nonlinear programming, quadratic programming and linear programming techniques are presented. An application of these techniques to the cell placement problem is described. Nowadays the tools used for the cell placement, which utilize the presented algorithms are characterized: GORDIAN, DOMINO, KraftWerk, FastPlace, mPL, PROUD, ATLAS, FAR, mFAR, BloBB, APlace. A force-directed placer for a building block design style is described. The principles of the multilevel optimization for the cell placement problem are presented. Applications of the flow network and branch and bound algorithm to the cell placement are characterized. Some conclusions concerning described techniques and tools are presented.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.