PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 15

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  układy reprogramowalne
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available System wbudowany dedykowany dla "inteligentnego budynku" wykorzystujący układ FPGA
Śliwiński M., Żywiec W., Ciesielka W., Gołaś A.
Pomiary Automatyka Kontrola
|
2014
|
R. 60, nr 4
233--236
PL
W artykule zaprezentowano system wbudowany dedykowany dla „inteligentnego budynku” wykorzystujący układ FPGA. W założeniach systemu skoncentrowano się na umieszczeniu w jednym układzie procesora programowalnego wspomaganego dedykowanymi układami logicznymi. Zapewniono w ten sposób równoległą i niezależną pracę urządzeń pomiarowych, wykonawczych oraz obsługujących komunikację bezprzewodową. Artykuł zawiera krytyczną analizę przedstawionego rozwiązania i porównanie z komercyjnie dostępnymi.
EN
The purpose of this paper is to present System-on-a-Programmable-Chip approach to design of a smart building control unit. It focuses on observed and potential profits as well as problems possible and encountered during realization of such a system. The discussed project utilizes an FPGA device as the basis of the embedded system consisting of both memory and logic elements along with intellectual property (IP) processor core and custom hardware. The main emphasis of the system concept was to incorporate wireless communication and to free processor resources by moving more demanding tasks to dedicated logic structures. Modules implemented in Hardware Description Language were designed to provide parallel and independent control, communications, measurements and data acquisition. This paper presents the critical analysis of SoPC [7] control units for building management systems in comparison to other possible solutions [2-5] and accepted standards [1].
2
Content available Prototyp stacji monitoringu klimatu akustycznego wykorzystujący układ FPGA
Żywiec W., Śliwiński M., Ciesielka W., Gołaś A.
Pomiary Automatyka Kontrola
|
2014
|
R. 60, nr 10
836--839
PL
W artykule opisano autonomiczną stację monitoringu bazującą na systemie wbudowanym typu SoPC. W strukturze FPGA zintegrowano kontrolery urządzeń peryferyjnych. Wykorzystano stację pogodową oraz miernik wielkości akustycznych pozwalające na pomiar warunków pogodowych i parametrów klimatu akustycznego oraz raportowanie zdarzeń. System umożliwia zdalny monitoring i kontrolę przez sieć GSM i Ethernet oraz prezentację wartości na ekranie LCD. Innowacją jest także integracja z inteligentnym budynkiem.
EN
In this paper, the prototype of a monitoring system is presented. Its central unit is an embedded system designed as SoPC (System on a Programmable Chip). This design allows for autonomous work of the discussed system. The monitoring system uses variety of peripheral devices to achieve its goals. All the necessary controllers of implemented devices were integrated inside an FPGA circuit. The main elements are: a weather transmitter, a sound level meter and an analyser. These devices allow the measurement and recording of weather conditions and acoustic climate parameters. Moreover, detection and recording of the occurrence of significant events is possible. Additionally, the system is equipped with components enabling remote communication, monitoring and control of the entire station through the use of a GSM modem and Ethernet technology. The measured values may be also accessed by the user directly from the monitoring station, thanks to a 7-inch LCD screen with a touch panel. The most distinctive feature of the presented system is its destination for domestic use and integration with smart building systems.
3
Content available Zastosowanie układów reprogramowalnych FPGA w projekcie "Inteligentny Dom"
Stefanowicz Ł., Wiśniewski R., Węgrzyn M.
Pomiary Automatyka Kontrola
|
2012
|
R. 58, nr 7
614-616
PL
W artykule zaprezentowano zastosowanie układów reprogramowalnych FPGA do zdalnego sterowania elementami wyposażenia domu. Wykorzystano rozwiązania zdalne w oparciu o najnowsze technologie: Android, Windows Mobile. W referacie przedstawiono architekturę zaproponowanego systemu, możliwości oraz podstawowe funkcjonalności, a także porównano z innymi systemami tego typu. Opisywany system został zaprezentowany podczas masowych imprez popularyzujących najnowsze rozwiązania techniczne (Międzynarodowy Piknik Naukowy, Festiwale Nauki, itp.).
EN
The paper presents application of reprogrammable devices (FPGAs) in a Smart House project. The aim of the proposed system was to create an "intelligent" platform that permitted to control various elements of a Smart Building; like home appliances, temperature control, lightning, window and door operations, etc. The management of the whole system can be performed remotely via the Internet, a local area network or Mobile (GSM). An FPGA device is the most important part of the presented solution. It is the "heart" of a system and its role is to execute proper commands in order to control the devices and elements of the Smart House (Smart Building). The system can be managed via mobile devices (mobile computers, phones, tablets) that are based on various operating systems (Android, Windows Mobile, Symbian). The communication between the FPGA and mobile devices is encrypted. To achieve better encryption performance, the modified digital signature algorithm was implemented. The proposed system was compared with existing solutions. The main concept of the presented system was not to replace other Smart House projects but to co-operate with them. It is one of the further tasks that can be performed to extend the system performance. The preliminary results of experiments are given. The described system was introduced during mass events popularizing the latest technology (International Scientific Picnic in Warsaw in 2011; Festival of Science, Zielona Gora 2010, 2011, etc.).
4
Content available Przetwarzanie obrazów wysokiej rozdzielczości w układach FPGA
Gorgoń M.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 7
752-754
PL
W publikacji przedstawiono zarys problematyki akwizycji i transmisji obrazu wysokiej rozdzielczości. Omówiono architekturę kompleksowych systemów przetwarzania obrazów w kontekście implementacji w układach FPGA. Poruszono tematykę architektury toru wizyjnego. Pokazano zaproponowany i zestawione stanowisko do analizy obrazów wysokiej rozdzielczości. Pokazano osiągnięte rezultaty, wskazując na wysoką, możliwą do osiągnięcia wydajność układu FPGA jako procesora wizyjnego.
EN
The paper presents an outline of HD image acquisition and transmis-sion. Attention is paid to the video signal of high bit rate, transmitted from the digital video camera as a data stream. Interfaces between digital video cameras and accelerators card for image processing are listed. The paper discusses the architecture of complex, image processing, reconfigurable, FPGA-based systems. The author draws attention to the changing nature of calculations during the transition from image processing to image analysis. There is proposed a strategy for integration in FPGA both pipelined MISD (Multiple Instruction Streams Single Data Stream) architecture and MIMD (Multiple Instruction Streams Multiple Data Streams) parallel system for implementing calculations in a homogenous computing environment of FPGA resources. There is proposed a laboratory stand consisting of a set of devices for high-resolution image acquisition and processing using the Camera Link. There are given the experiment results. It should be noted that the actual bus throughput significantly differs from the maximum values defined in the specifications of the used standards. There are shown the limitations of communication interfaces used, whereas at the same time there is emphesized the high, achievable performance of the FPGA as a video processor.
5
Porównanie metod dynamicznej rekonfiguracji analogowych oraz cyfrowych matryc programowalnych
Mocha J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 9
55-58
PL
W artykule przedstawiono zestawienie najistotniejszych różnic i podobieństw w mechanizmach oraz dostępnych metodach dynamicznej częściowej rekonfiguracji (ang. partial dynamie reconfiguration) programowalnych matryc analogowych FPAA oraz cyfrowych układów programowalnych FPGA. Dynamiczna częściowa rekonfiguracja układów programowalnych oferuje projektantowi niespotykane dotychczas możliwości efektywnego wykorzystania zasobów układu programowalnego oraz możliwości konstrukcyjne, np. budowę układów adaptacyjnych.
EN
The paper presents a summary of the most important differences and similarities between mechanisms, and available methods of partial dynamic reconfiguration in Field Programmable Gate Arrays (FPGA-s), and Field Programmable Analog Arrays (FPAA-s). Dynamic partial recinfiguration offers the designer new possibilities of efficient utilisation of resources in a programmable device, and enables implementation of new methods and approaches, not available so far, e. g. adaptive algorithms.
6
Content available Implementacja w układzie reprogramowalnym operacji kwantyzacji odwrotnej na potrzeby wewnątrzramkowej dekompresji wideo
Cichoń S.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2010
|
T. 14, z. 3/1
279-287
PL
Kwantyzacja danych wideo występuje w różnych odmianach, niemal w każdym algorytmie kompresji obrazów. Ma ona na celu redukcję mniej istotnych danych, jednocześnie zwiększając stopień kompresji danych, w następującym po kwantyzacji procesie kodowania o zmiennej długości słowa. W niniejszej publikacji opisany zostanie szczegółowo proces skalowania wstępnego i kwantyzacji w standardzie cyfrowego wideo. Przedstawiona zostanie również architektura potokowa wykonująca operację kwantyzacji odwrotnej, zrealizowana jako jednostka przetwarzająca sprzętowego dekodera realizowanego przez układ reprogramowalny.
EN
Video data quantization is present, in different variations, in almost all video compression algorithms. Its purpose is to reduce less important data, while at the same time increase the efficiency of video compression, in the consecutive variable length coding process. In this paper preliminary scaling and quantization algorithms used in digital video standard (DV - Digital Video), will be described in details. Implementation of inverse quantization algorithm in the pipeline architecture, as one of processing elements in complete DV decoder, will be presented.
7
Content available Akcelerator sprzętowy do szyfrowania strumienia danych
Kryjak T., Gorgoń M.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2008
|
T. 12, z. 3
695-707
PL
W pracy opisano realizację akceleratora sprzętowego do szyfrowania danych. Omówiono wykorzystany algorytm DES oraz jego implementację w języku VHDL. Dokonano oceny różnych kart z układami FPGA, pod kątem ich przydatności do stworzenia akceleratora współpracującego z komputerem PC. Szczegółowo opisano część programową i sprzętową prezentowanego rozwiązania oraz problemy związane z transferem danych pomiędzy komputerem PC a układem FPGA. Przedstawiono wyniki testów poprawności oraz prędkości wykonanej aplikacji. Dokonano także porównania wydajności zaproponowanego rozwiązania sprzętowego i rozwiązań programowych.
EN
The paper describes a data stream encryption hardware accelerator. The used DES algorithm and its implementation in VHDL language have been discussed. Different FPGA platforms have been evaluated to determine the most suitable one for creating an accelerator cooperating with a PC computer. The software and hardware parts of the presented solution, as well as problems with data transfer form the PC computer to the FPGA device have been described. Correctness and speed of the implemented application have been tested. Finally, the performance of the presented hardware solution and software solutions has been compared.
8
Zastosowanie układów reprogramowalnych do realizacji wydajnego systemu przeciwdziałania włamaniom
Botowicz J., Wołowiec M., Buciak P., Sapiecha P.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2006
|
nr 5
152-155
PL
Przedstawiono architekturę systemów przeciwdziałania włamaniom oraz zaprezentowano wyniki implementacji komponentów takiego systemu z użyciem układów reprogramowalnych. Przedstawione komponenty to: moduł wykrywania wzorców ataku oraz moduł śledzenia tras ataków sieciowych.
EN
In this article common architecture for Intrusion Prevention Systems has been presented. Using this architecture, two sample components: pattern matching module and IP traceback module were described.
9
Content available Środowisko programowo-sprzętowe do akwizycji, przetwarzania i wizualizacji złożonych sygnałów w oparciu o układy FPGA nowej generacji
Gorgoń M.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2006
|
T. 10, z. 3
107-116
PL
W publikacji wskazano cyfrowe standardy wykorzystywane do transmisji i kodowania sygnału wizyjnego: DVI, HDMI, IEEE1394, USB, Camera Link. Omówiono zagadnienie wzrostu rozdzielczości obrazu i liczby klatek na sekundę w telewizji HDTV i interfejsach komputerowych opartych o łącze DVI. Wskazano na wzrost niezbędnej mocy obliczeniowej do przetwarzania strumienia danych obrazowych stosowanych w systemach cyfrowych wysokiej rozdzielczości. Rozważono dobór środowiska obliczeń, który może zapewnić niezbędne moce obliczeniowe. Pokazano architekturę systemu do akwizycji, przetwarzania i wizualizacji obrazów wysokiej rozdzielczości i innych złożonych sygnałów, opartą na platformie rekonfigurowalnej, współdziałającej z procesorem ogólnego przeznaczenia. Omówiono poszczególne urządzenia wchodzące w skład stanowiska programowo-sprzętowego.
EN
In the present paper digital standards applied for transmission and coding of a visual signal i.e. DVI, HDMI, IEEE1394, USB, Camera Link has been indicated. An increasing of image resolution and frame rate has been discussed for HDTV and DVI-based computer displays. An increase of the computing power necessary for performing image processing in HD vision systems has been noticed. A choosing of computing environment, which can assure necessary computing power, has been considered. Architecture of a system for acquisition, processing and visualization HD images and other complex signals, based on reconfigurable computing platform, cooperating with general-purpose processor has been presented. Particular components being parts of hardware-software stand have been briefly presented.
10
Content available Modelowanie i realizacja algorytmów wideodetekcji na platformie FPGA
Gorgoń M., Pawlik P., Jabłoński M., Przybyło J.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2006
|
T. 10, z. 3
355-364
PL
W publikacji przedstawiono kluczowe dla realizacji algorytmów wideodetekcji algorytmy generacji tła i wykrywania ruchu. Zaproponowano modyfikacje algorytmu generacji tła umożliwiającą pracę algorytmu w warunkach średniego i dużego natężenia ruchu pojazdów. Przedstawiono sposób adaptacji algorytmu do efektywnej implementacji w układzie reprogramowalnym. Przedstawiono również modyfikację sposobu realizacji algorytmu SAD, odpowiedzialnego za wykrywanie ruchu. Modyfikacja ta dotyczy implementacji FPGA w środowisku Pixel Streams. Polega ona na wprowadzeniu możliwości dowolnego zdefiniowania 32 obszarów zainteresowania w analizowanym obrazie. Pozwala to niezależnie i równolegle prowadzić obliczenia dla poszczególnych, zdefiniowanych przez użytkownika, aktywnych pól wideodetekcji.
EN
In the present paper the background generation and motion detection algorithms, which are of key importance for the implementation of videodetection, has been presented. A modification of the background generation algorithm, allowing for a proper algorithm functioning at medium and high traffic conditions, has been proposed. An adaptation of the algorithm for implementation in the reprogrammable device has been presented. A modification of the SAD algorithm, used for motion detection has been introduced. The modification allows for unrestricted defining of 32 Regions of Interest of irregular shape and structure in the analyzed image. It gives a capability to conduct the calculation in independent and parallel manner for particular, user-defined, active videodetection regions.
11
Czy ewolucja układów reprogramowalnych przyczyni się do zagłady procesorów sygnałowych?
Folejewski M.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2004
|
nr 2-3
78-85
PL
Podjęto próbę udzielenia odpowiedzi na zawarte w tytule pytanie oraz przedstawiono struktury PLD z uwzględnieniem rozwiązań konstrukcyjnych stosowanych dla potrzeb telekomunikacji cyfrowej. Opisano również tendencje rozwoju układów FPGA oraz scharakteryzowano rodziny struktur reprogramowalnych Stratix oraz EclipsePlus.
EN
In article undertaken will remain attempt of giving answers on contained in title question and represented become PLD structures with regard of constructional solutions practical for needs of digital telecommunication. One described also tendencies of development of FPGA devices and one characterized families of reprogrammable structures Stratix and EclipsePlus.
12
Układy cyfrowe zbudowane z bramek prądowych: stan obecny, perspektywy rozwoju i zastosowania
Białko M., Maslennikow O., Maslennikowa N., Pawłowski P.
Elektronika : konstrukcje, technologie, zastosowania
|
2004
|
Vol. 45, nr 12
38-43
PL
Omówiono stan obecny oraz perspektywy rozwoju i zastosowania bramek cyfrowych pracujących w trybie prądowym, a także różnego rodzaju układów cyfrowych zbudowanych z bramek prądowych. Opracowanie podsumowuje kilkuletnie badania autorów nad koncepcją bramki prądowej i jej realizacją, podstawami algebry bramek prądowych oraz sposobów projektowania i weryfikacji cyfrowych układów prądowych działających w standardowej logice binarnej (Boole'a), jak i w wielowartościowych logikach z podstawą N > 2.
EN
This paper presents current state and perspectives of development and application of current-mode digital gates and various digital circuits built with these gates. The paper summarizes a few years research of the authors on the concept of current-mode digital gate and its realization, the basics of current-mode gates algebra and the ways of design and verification of current-mode digital circuits operating in standard binary Iogic (Boolean) as well as in multivalued logics with basis N > 2.
13
Układy reprogramowalne dla potrzeb telekomunikacji cyfrowej
Łuba T., Zbierzchowski B., Zbysiński P.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2002
|
nr 5
321-329
PL
Przedstawiono nowe możliwości, jakie w projektowaniu sprzętu dają reprogramowalne i rekonfigurowalne struktury FPD. Omówiono znaczenie projektów wirtualnych oraz rekonfigurowalnych modułów do obliczeń komputerowych oraz rynek własności intelektualnej i jego ofertę dla potrzeb telekomunikacji cyfrowej (np. filtry cyfrowe, układy FFT itp.). Zaprezentowano najnowsze narzędzia syntezy logicznej dostępne w uniwersyteckich pakietach oprogramowania. W zakończeniu dokonano krytycznej analizy programów nauczania techniki cyfrowej w Polsce.
EN
Field Programmable Devices (FPD) are on the verge of revolutionizing digital designing in the manner that ASICs did nearly three decades ago. The paper presents IP core market which offers very high performance virtual components, particularly for digital telecommunication applications, e. g. digital filters, Fast Fourier transform Cores etc. Afterwards, modern logic synthesis algorithms, offered by university packages and their application in FPGA-based synthesis is demonstrated. Finally, the paper presents a critical review of logic and digital design methods actually represented in educational curricula programs in Poland.
14
Content available Application of programmable logic devices for acquisition of ECG signal with pacemaker pulses
Drewniok L., Zmudzinski J., Gałecka J., Gacek A.
Journal of Medical Informatics & Technologies
|
2002
|
Vol. 4
MT73--81
EN
The paper describes implementation of a new technology of digital systems design in case of medical measurement interface of IMPULS system used for acquisition of ECG signal from pacemaker patients. Similarly as in other applications, the processor circuit is a base of digital system, however - regarding large number of performed tasks - it is assisted by additional peripheral logic circuits. At the beginning, there were used standard elements (logic gates, counters, registers, etc.), however a growing complexity of beyond processor operations encouraged designers to apply the programmable circuits. The paper presents the stages of digital system development that has been implemented in medical measurement interface. It is the excellent example of possibility to integrate several standard elements in one integrated circuit.
15
Nowoczesna mikroelektronika jako sprzętowe oblicze technik informacyjnych
Łuba T., Zbierzchowski B., Jóźwiak L.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2000
|
nr 1
52-59
PL
Omówiono trendy rozwojowe współczesnej mikroelektroniki i jej wpływ na rozwój szeroko rozumianych systemów informacyjnych. Wykazano, że o rozwoju tym decydują nie tylko względy ilościowe, ale również jakościowe, np. technologia wykonania i technika układów reprogramowalnych.
EN
Development trends of contemporary microelectronics, as well as its influence on development of widely grasped information systems arę discussed. It was proved, that about thjs development decide not oniy quantitative, but also qualitative reasons, such as technology of manufacturing and technology of programmable devices.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.