Wyniki wyszukiwania - BazTech

1

Analog signal processing suited for neural-network hardware implementation

Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 3

97-101

EN

In this paper, possibilities and restrictions of analog signal processing applied to neural networks are considered. Both current and voltage-mode techniques were considered. Each of them possesses advantages and disadvantages but the number of instances, where the current-mode approach is superior over the voltage-mode one is constantly increasing. The superiority concerns mainly Lower power consumption and higher speed of the signal processing. Both features are essential when implementing the processing within an AISIC integrated circuit (Application Specific Integrated Circuit). Several well suited for CMOS implementation circuit examples are presented. The main emphasis is placed on circuits that perform arithmetic operations in both current and transconductance modes. One of interesting conclusions resulting from our studies is that learning neural networks in an unsupervised way (without a teacher) is easier to implement in hardware than learning with a teacher, i.e. supervised learning. Apart from theoretical considerations, SPICE simulation results (0.35 μm CMOS) and layout of a prototyped Kohonen network (0.18 CMOS) has been shown.

PL

W pracy przedstawiono możliwości i ograniczenia użycia analogowego przetwarzania sygnałów w sieciach neuronowych. Rozpatrzono pracę zarówno w trybie prądowym, jak i napięciowym. Każdy z nich ma swoje zalety i wady, ale stale wzrasta liczba przypadków, w których tryb prądowy wykazuje wyższość nad napięciowym. Wyższość dotyczy głównie mniejszego poboru mocy i większej szybkości przetwarzania sygnałów. Obie cechy są istotne, gdy chodzi o sprzętową implementację takiego przetwarzania wewnątrz specjalizowanego układu scalonego typu ASIC. Przedstawiono kilka przekładów układów dobrze przystosowanych do implementacji w technologii CMOS. Główny nacisk położono na układy wykonujące operacje arytmetyczne, zarówno w trybie prądowym, jak i transkonduktancyjnym. Jednym z interesujących wniosków wypływających z wykonanych badań jest fakt, że uczenie sieci neuronowych w sposób nienadzorowany (bez nauczyciela) jest prostsze w realizacji sprzętowej niż uczenie z nauczycielem, tj. uczenie nadzorowane. Oprócz rozważań teoretycznych, pokazano wyniki symulacji wykonanych za pomocą programu SPICE dla technologii CMOS 0,35 μm oraz projekt topologiczny (layout) prototypowej sieci Kohonena zrealizowanej w technologii CMOS 0,18 μm.

2

Current-mode analog memory with extended storage time for hardware-implemented neural networks

Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 3

34-38

EN

In this paper, improved solution of an analog current-mode memory with prolonged holding time is presented. In typical analog memories, where the information is held as charge on a capacitor, there are difficulties with storing it for a long period of time. This is mainly due to leakage currents in MOS transistors playing a role of keys switching between sample and hold phases of the memory. To reduce this disadvantage, we propose to apply a positive feedback around the switch to provide the same potential to the switching MOS - transistor base as the potential across the holding capacitor. As a consequence, the current leakages have been decreased considerably and the memory storing time extended by several orders of magnitude compared to the same memory but without feedback. Power consumed by the memory is low when properly designed. Transistor size mismatching problem is also discussed and it turned out not to be critical in our case. The presented simulation results fully confirm theoretical predictions.

PL

W pracy przedstawiono ulepszone rozwiązanie pracującej w trybie prądowym pamięci analogowej z wydłużonym czasem przechowywania informacji. W typowych pamięciach analogowych, gdzie informacja jest trzymana w postaci ładunku na kondensatorze, występują trudności z jej przechowywaniem przez długi okres czasu. Wynika to głównie z prądów upływu w tranzystorze MOS, który pełni rolę klucza przełączającego między fazami zapisu i trzymania informacji w tej pamięci. Żeby zmniejszyć tę wadę zaproponowano użycie dodatniego sprzężenia zwrotnego wokół klucza po to, by podać na bazę tranzystora MOS taki sam potencjał jak potencjał przechowywany w kondensatorze. W rezultacie prąd upływu został znacznie zmniejszony, a czas przechowywania informacji wydłużony o kilka rzędów wielkości w porównaniu z taką samą pamięcią, ale bez sprzężenia zwrotnego. Przy odpowiednim zaprojektowaniu uzyskuje się mały pobór mocy przez pamięć. Omówiono także problem niedopasowania wymiarów tranzystorów i okazało się, że nie jest on krytyczny w naszym przypadku. Przedstawione wyniki symulacji w pełni potwierdzają przewidywania teoretyczne.

3

CMOS transconductance-mode analog circuit for fast determining Euclidean distance

Wojtyna R.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 4

65-68

EN

The paper presents new idea of Euclidean distance determination in hardware. The concept is based on applying atypical analog circuits to perform the needed operations of squaring and square root extracting. The obtained in hardware Euclidean distance is in a current form while input vectors, whose similarity is assessed, are voltages. Hence, the whole circuit determining the Euclidean distance is a transconductance mode unit. Its ability for fast functioning results from the fact that the squaring operations are realized parallel to each other and all circuits operate without clock and synchronization. Squaring and square root extracting is carried out within a chip. CMOS circuits suitable for these tasks have been proposed and described in detail. SPICE simulation results are shown to be in a good agreement with the theory presented.

PL

Przedstawiono nowy pomysł na sprzętowe określanie odległości euklidesowej. Koncepcja oparta jest na wykorzystaniu nietypowych układów analogowych do wykonania potrzebnych operacji podnoszenia do kwadratu i pierwiastkowania. Uzyskana sprzętowo odległość euklidesowa jest w postaci prądu, podczas gdy wektory wejściowe, których podobieństwo jest szacowane, są napięciami. W efekcie cały układ wyznaczający odległość euklidesową jest urządzeniem transkonduktancyjnym. Jego zdolność do szybkiego funkcjonowania wynika z faktu, że operacje podnoszenia do kwadratu są wykonywane równolegle, a wszystkie układy pracują bez zegara i synchronizacji. Podnoszenie do kwadratu i pierwiastkowanie odbywa się wewnątrz układu scalonego. Zaproponowano odpowiednie do tych zadań układy CMOS i szczegółowo je opisano.