Wyniki wyszukiwania - BazTech

1

Artificial intelligence: evolution, developments, applications, and future scope

Raj Ravi, Kos Andrzej

Przegląd Elektrotechniczny

|

2023

|

R. 99, nr 2

1--13

EN

Artificial intelligence (AI) or Machine Intelligence (MI) is the most important and interesting technology in recent decades due to its vast application in almost every field of science and engineering. The MI techniques are the study of making intelligent machines that have human-like behaviors. The speedy advancement in this area has triggered the curiosity of many technologists, and researchers around the world, and various companies across several domains are inquisitive to explore its capabilities. AI technology is continuously changing the landscape of businesses as well as the personal and social activities of human beings due to advancements and research in this field. For any field which has obtained so much popularity in a very short duration, it is essential that technologists who focus on endeavors in AI, study its evolution, developments, applications, and future aspects of augmentation to achieve a better intuition into the area. This paper presents a comprehensive study of the past, present, and future aspects of AI technology for researchers and technologists. In this paper, we discuss the evolution, historical developments, important breakthroughs in continuous research, real-world applications, challenges of AI implication, and the future perspective of AI technology. Finally, we have discussed the role of AI in the optimization of the Integrated Circuit (IC).

PL

Sztuczna inteligencja (AI) lub inteligencja maszyn (MI) to najważniejsza i najbardziej interesująca technologia ostatnich dziesięcioleci ze względu na jej szerokie zastosowanie w niemal każdej dziedzinie nauki i inżynierii. Techniki MI to nauka o tworzeniu inteligentnych maszyn o ludzkich zachowaniach. Szybki postęp w tej dziedzinie wzbudził ciekawość wielu technologów i badaczy na całym świecie, a różne firmy z kilku dziedzin są zainteresowane zbadaniem jego możliwości. Technologia AI nieustannie zmienia krajobraz firm, a także osobiste i społeczne działania ludzi dzięki postępom i badaniom w tej dziedzinie. W przypadku każdej dziedziny, która zyskała tak dużą popularność w bardzo krótkim czasie, niezbędne jest, aby technolodzy, którzy koncentrują się na przedsięwzięciach w dziedzinie sztucznej inteligencji, badali jej ewolucję, rozwój, zastosowania i przyszłe aspekty rozszerzenia, aby uzyskać lepszą intuicję w tej dziedzinie. Niniejszy artykuł przedstawia kompleksowe badanie przeszłych, obecnych i przyszłych aspektów technologii sztucznej inteligencji dla badaczy i technologów. W tym artykule omawiamy ewolucję, wydarzenia historyczne, ważny przełom w ciągłych badaniach, zastosowania w świecie rzeczywistym, wyzwania związane z implikacją AI oraz przyszłe perspektywy technologii AI. Na koniec omówiliśmy rolę AI w optymalizacji układu scalonego (IC).

2

Początki mikroprocesorów - od tajnych zastosowań wojskowych do rewolucji informatycznej

Nowicki Jacek

Wiadomości Elektrotechniczne

|

2022

|

R. 90, nr 8

29--33

PL

Korzenie współczesnej rewolucji informatycznej spowodowanej wprowadzeniem i rozpowszechnieniem mikrokomputerów w latach 80. XX w. tkwią głęboko w poprzedniej dekadzie lat 70. W 1971 r. w Stanach Zjednoczonych wprowadzono na rynek pierwszy 4-bitowy mikroprocesor Intel 4004 w formie pojedynczego układu scalonego, bazującego na technologii tranzystorów MOS.

3

Relay drive circuits for a safe operation order with a digital logic ICs sequential switching function

Rattanangam Weera, Summatta Chuthong

Przegląd Elektrotechniczny

|

2021

|

R. 97, nr 11

102--105

EN

This paper presented the fail-safe relay drive circuits with digital logic ICs sequential switching that the serial sequence was according to the ISO 13849-2 standard. The boost circuits increased voltage from five volts to 24 volts, in which the high voltage gain boost DC-DC converter circuit was derived from cascading a flyback converter and a boost converter with fail-safe capacitors. The reliability of the circuit was tested by failure mode and effects analysis (FMEA) for the adjustable speed electrical power drive systems (IEC 61800-5-2). This ensured that the designed circuit was fail-safe and without any dangerous failures. The circuit was tested with a computer simulation program and experimental circuit.

PL

W tym artykule przedstawiono bezawaryjne obwody napędów przekaźnikowych z sekwencyjnym przełączaniem cyfrowych układów scalonych, których sekwencja szeregowa była zgodna z normą ISO 13849-2. Obwody zwiększające napięcie zwiększyły napięcie z pięciu woltów do 24 woltów, w którym obwód przetwornicy DC-DC zwiększający wzmocnienie wysokiego napięcia został wyprowadzony z kaskadowania przetwornicy flyback i przetwornicy podwyższającej z bezpiecznymi kondensatorami. Niezawodność obwodu sprawdzono za pomocą analizy przyczyn i skutków awarii (FMEA) dla elektrycznych układów napędowych o regulowanej prędkości (IEC 61800-5-2). Zapewniło to, że zaprojektowany obwód był odporny na awarie i bez żadnych niebezpiecznych awarii. Układ został przetestowany za pomocą programu do symulacji komputerowej i układu eksperymentalnego.

4

Thin and Rectangular Die Bond Pick-Up Mechanism to Reduce Cracking During the Integrated Circuit Assembly Process

Rahman Ahmad R. A., Nayan Nazrul Anuar

Advances in Science and Technology. Research Journal

|

2020

|

Vol. 14, no 3

57--64

EN

The demand for small, thin, and lightweight electronic devices is increasing. More advanced design and assembly processes of electronic packaging technology have developed to fulfill this need. The critical processes in semiconductor packaging involved in meeting the ever increasing demands of technology include wafer back grinding, dicing, and die attachment. With low die thickness, the risk of die failure, which can cause functional damage, is high. In the die attachment process, the pin ejector causes an impact during the pick and place process. Those effects can result in a micro indentation or micro crack under the die and would be the weak point throughout the entire process. This study designed and evaluated an ejector system for the die attachment process. The proposed method uses a static pole heated inside the cavity for the platform to die before being ejected. Vacuum stabilizes the die suction. Moreover, heat softens the sawing tape and weakens the die adhesion. For die selection during the die attachment process, the results show that the critical die crack problem for a thin and rectangular die is solved using the proposed method. In summary, the packaging of semiconductors has advanced to accommodate the pick-up technology solution in relation to the challenging material needed for the current miniaturization market trend and demand.

5

Best response dynamics for VLSI physical design placement

Rapoport Michael, Tamir Tami

Annals of Computer Science and Information Systems

|

2019

|

Vol. 18

147--156

EN

The physical design placement problem is one of the hardest and most important problems in micro chips production. The placement defines how to place the electrical components on the chip. We consider the problem as a combinatorial optimization problem, whose instance is defined by a set of $2$-dimensional rectangles, with various sizes and wire connectivity requirements. We focus on minimizing the placement area and the total wire length.

6

Capacitive MEMS accelerometer with apen-loop switched-capacitor readout circuit

Szermer Michał, Amrozik Piotr, Zając Piotr, Maj Cezary, Napieralski Andrzej

International Journal of Microelectronics and Computer Science

|

2018

|

Vol. 9, nr 4

142--148

EN

MEMS are one of the fastest developing branch in microelectronics. Many integrated sensors are widely used in smart devices i.e. smartphones, and specialized systems like medical equipment. In the paper we present the main parts of a system for measuring human movement which can be used in human balance disorder diagnosis. We describe our design of capacitive accelerometers and dedicated switched capacitor readout circuit. Both will be manufactured as separate chips in different technological processes. The principle of operation, schematics and layouts of all parts of the system are presented. Preliminary simulations show that the proposed designs are applicable for the considered medical device.

7

Comparison of different cooling systems using compact model

Samake A., Kos A.

Zeszyty Naukowe Politechniki Rzeszowskiej. Elektrotechnika

|

2015

|

z. 34 [292], nr 4

47--58

EN

Due to the strong influence of temperature rising on integrated circuits performance and reliability, an adequate thermal analysis of their cooling systems is required during chip packaging in order to prevent the thermal catastrophe. In this paper, we propose an approach based on RC compact model, which enables in one hand an approximation of dynamic thermal behaviour and in other hand the accurate temperature computation at any measurement point of parallel plate fin heat sink with U-shape channels. Farther more, we present the impacts of convection coefficient on heat sink surface temperature using a simplified approach, which enables the temperature computation by using the RC thermal compact model. Due to the convection coefficient change of surrounding environment, the surfaces and mass of parallel plate fin heat sink with U-shape channels were reduced while enhancing heat transfer capability.

PL

Silny wpływ temperatury na własności układów scalonych wymaga analizy termicznej podczas projektowania konstrukcji modułu scalonego aby zapobiec uszkodzeniom tych układów. W artykule autorzy proponują podejście oparte na kompaktowym modelu RC, które prowadzi do oceny własności dynamicznych oraz wystarczająco dokładnej analizy termicznej w każdym punkcie pomiarowym radiatora z równoległymi płytkami chłodzącymi.

8

Projekt rekonfigurowalnego układu FPGA do obliczania histogramu

Szczepanek P.

Przegląd Mechaniczny

|

2015

|

nr 7-8

49--51

PL

Histogram jest niezwykle popularnym sposobem przedstawiania wyników różnego rodzaju pomiarów. Istnieje wiele narzędzi umożliwiających obliczanie histogramu. W artykule zaproponowano jedno z rozwiązań oparte na rekonfigurowalnym układzie FPGA. Układy te należą do rodziny reprogramowalnych układów scalonych, które przeżywają w ostatnim czasie bardzo szybki rozwój. Dzięki swojej architekturze, niskopoziomowości i ogromnym możliwościom przetwarzania danych są one bardzo przyszłościowymi narzędziami mającymi niezwykle szeroki wachlarz zastosowań. Z uwagi na duże możliwości FPGA, ich zastosowanie do obliczania histogramu ma szczególne znaczenie wtedy, gdy mamy do czynienia z bardzo szybkim generowaniem dużej ilości danych, z których przetworzeniem poradzi sobie mato które narzędzie poza FPGA. Artykuł opisuje powód wybrania technologii, jaką jest FPGA, do rozwiązania powyższego zadania, założenia techniczne postawione do realizacji projektu oraz jeden ze sposobów obliczania histogramu przez układ FPGA.

EN

Histogram is a very popular way of presenting research's and measurements' results. There are many tools which enable calculating of the histogram. The article presents one of the solutions based on FPGA-circuit. FPGA-circuits are programmable integrated circuits which experience nowadays the rapid development. Due to their architecture and huge data processing capabilities, they are very promising and have a wide range of applications. Considering the processing power of FPGAs, their use for calculating of the histogram is meaningful especially when big amount of data are generated in a very quick way. There are only a few tools except FPGA which are capable to calculate the histogram under such conditions. The article describes reasons why FPGA was chosen in order to solve this task, technical assumptions and the way how FPGA calculates the histogram.

9

System do wielokanałowej rejestracji elektrycznej aktywności tkanki nerwowej In Vivo z użyciem matryc mikroelektrod

Żołądź M., Kmon P., Rauza J., Grybość P.

Przegląd Elektrotechniczny

|

2014

|

R. 90, nr 5

176--179

PL

W artykule opisano system do wielokanałowej rejestracji elektrycznej aktywności tkanki nerwowej In Vivo z użyciem matryc mikroelektrod. System został oparty na dedykowanym scalonym układzie kondycjonującym. Przedstawiono specyfikę sygnałów neuronowych, metodę ich rejestracji z wykorzystaniem matryc mikroelektrod, wymagania stawiane systemowi rejestrującemu oraz budowę samego systemu. Szczególną uwagę poświęcono metodom redukcji zakłóceń generowanych przez cyfrową część systemu. Artykuł zawiera również wyniki neurobiologicznych eksperymentów in-vivo zarejestrowane z użyciem opisywanego systemu.

EN

The article describes a system for multi-channel recording of electrical activity of nerve tissue In Vivo by using microelectrode arrays. Specificity of neural signals, the method of registration by using microelectrode arrays, requirements for acquisition system and the system itself are presented. Particular attention is given to methods of reduction of noise generated by the digital part of the system. The article also presents results of in-vivo recording realized by the presented system.

10

Zatrzaskiwanie się pasożytniczego tyrystora i szybkie zatrzaskiwanie się pasożytniczego tyrystora

Półtorak B., Szatkowski J.

Elektronika : konstrukcje, technologie, zastosowania

|

2014

|

Vol. 55, nr 5

79-84

PL

Miniaturyzacja układów scalonych powoduje pojawienie się zjawisk fizycznych, które mogą powodować uszkodzenia układów. Zjawiskiem takim jest szybkie zatrzaskiwanie się pasożytniczego tyrystora. Zjawisko to do tej pory nie było opisywane w literaturze polskojęzycznej, dlatego będzie tutaj przybliżone zaczynając od wytłumaczenia zatrzaskiwania się układów (Latch-up) wewnętrznego i zewnętrznego, jak i pozytywnego i negatywnego wstrzykiwania nośników, a następnie zostanie wytłumaczone szybkiego zatrzaskiwania się pasożytniczego tyrystora wewnętrznego i zewnętrznego, jak i pozytywnego i negatywnego wstrzykiwania nośników. Opisane będą również impulsy wywołujące zjawisko zatrzaskiwania się pasożytniczych tyrystorów.

EN

Miniaturization of Integrated Circuits is a source of physical effects that can cause damages inside operating IC.. One example of such a phenomena is transient latch-up. This phenomena was not described in polish language literature and wil be described in in this paper. We will start from explaining internal and external latch-up effect where positive and negative injection will be considered. In the next steps internal and external transient latch-up phenomena will be described where positive and negative injection will be considered.

11

The experiment of convergence property for circuit layout demonstrates the defect in evolutionary mechanism

Luo Y.

Przegląd Elektrotechniczny

|

2013

|

R. 89, nr 3b

47--49

EN

In the current recognized evolutionary mechanism, an elementary fact has always been ignored: a predominant trait can come from the relationship of diverse characters, besides the quantity of a single character. This research has designed a series of experiments of simulation for circuit layout to test whether the current recognized evolutionary mechanism is effective for the predominant trait from relationships. The results of these experiments demonstrate the defect in the current recognized evolutionary mechanism, which cannot account for the heritable predominant traits from relationships.

PL

W artykule przedstawiono serię eksperymentów, symulujących przy pomocy układu scalonego współczesny mechanizm ewolucyjny, pod kątem jego efektywności w przypadku pochodzenia cech dominujących. Wyniki badań wskazują błędne podejście w obecnie znanym mechanizmie ewolucyjnym, nie biorące pod uwagę dziedziczenia głównych cech w wyniku powiązania innych.

12

Zastosowanie dedykowanych układów scalonych w systemach wyszukiwania punktu mocy maksymalnej

Grzesiak W., Piekarski J., Cież M., Grzesiak P.

Elektronika : konstrukcje, technologie, zastosowania

|

2012

|

Vol. 53, nr 11

106-108

PL

Implementacja techniki MPPT (Maximum Power Point Tracking) w systemach fotowoltaicznych pozwala na zwiększenie efektywności przetwarzania energii słonecznej na elektryczną. W ostatnich latach wiele wiodących firm produkujących półprzewodnikowe układy scalone opracowało i wdrożyło do produkcji dedykowane układy pozwalające na realizację tej techniki. W artykule dokonano przeglądu takich układów i dokonano wyboru kilku, zdaniem autorów, najciekawszych rozwiązań. Dla wybranych rozwiązań zaprojektowano i wykonano modele. Ograniczono się do rozwiązań relatywnie prostych, a co za tym idzie, niskokosztowych, przeznaczonych dla systemów o mocy do 200 W. Przy wyborze rozwiązań kierowano się również możliwością ich miniaturyzacji poprzez zastosowanie technologii SMD. Wykonane modele poddano badaniom na specjalistycznych stanowiskach badawczych, a ich wyniki zaprezentowano w artykule.

EN

Implementation of MPPT technology (Maximum Power Point Tracking) in photovoltaic systems can increase the efficiency of converting solar energy into electricity. In recent years many leading companies specializing in production of semiconductors has developed dedicated integrated circuits to implement that technique. The article reviews these systems and selects, according to the authors knowledge, several of the most interesting solutions. For selected solutions appriopriate models have been designed and manufactured. Only simple as well as low-cost solutions, intended for systems up to 200W, have been choosen. Process of solutions selection has been guided by the possibility of miniaturization by the SMD technology. Models were tested on specialized research station. The results are presented in the article.

13

Measurement of the temperature inside standard integrated circuits

Frankiewicz M., Kos A.

Prace Instytutu Elektrotechniki

|

2011

|

Z. 251

109-116

EN

The paper describes method of temperature measurement of standard integrated circuits based on the data from the chip datasheet. Described temperature sensing technique uses built-in ESD protecting diodes. Some tests on LM741 operating amplifier were done. Results were compared with other temperature measurement methods.

PL

Praca opisuje metodę pomiaru temperatury wewnątrz obudowy standardowych układów scalonych z wykorzystaniem danych z noty katalogowej układu. Przedstawiona technika rozpoznawania temperatury oparta jest o wykorzystanie wbudowanych w układ diod zabezpieczających przed wyładowaniami elektrostatycznymi. Dla potwierdzenia przydatności metody wykonano testy z wykorzystaniem wzmacniacza operacyjnego LM741. Wyniki zostały porównane z innymi metodami pomiaru temperatury.

14

Automated substrate resistance extraction in nanoscale VLSI by exploiting a geometry-based analytical model

Bontzios Y. I., Dimopoulos M. G., Hatzopoulos A. A.

International Journal of Microelectronics and Computer Science

|

2011

|

Vol. 2, nr 3

81-87

EN

In this work, a new automated method for determining the substrate resistance is presented. It exploits a geometric formulation of the current streamlines between coupled structures and builds an analytical model for the substrate resistance. Both simulation and measurement data are utilized in order to show the validity of the proposed scheme. The measurement data are obtained from a fabricated test chip. The results show that the proposed method succeeds in computing the substrate resistance while the average error falls within 5%.

15

12-bitowy przetwornik C/A w technologii CMOS 0,35 µm

Jaworski Z., Mierzwiński P. K.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 2

26-30

PL

W artykule przedstawiono projekt oraz wyniki pomiarów struktur próbnych 12-bitowego przetwornika C/A, wykonanego w technice przełączanych prądów. Przetwornik został zrealizowany w przemysłowej technologii CMOS o wymiarze charakterystycznym 0,35 µm i napięciu zasilania 3,3 V jako komponent cyklicznego przetwornika A/C wykorzystującego nową zasadę konwersji.

EN

The paper presents main design issues and measurement results of 12-bit D/A converter, using current-steering technique, manufactured in 0.35 µm CMOS 3,3 V industrial technology. The DAC works in feedback loop of a novel "intelligent" cyclic A/D converter.

16

Elektronika drukowana - nowe wyzwanie dla przemysłu poligraficznego

Kowalczyk J.

Przegląd Papierniczy

|

2010

|

R. 66, nr 12

707-713

17

Wysokosprawne układy do zasilania SSL LED dla potrzeb autonomicznych instalacji PV

Grzesiak W., Bieńkowski A., Chamioło J.

Przegląd Elektrotechniczny

|

2010

|

R. 86, nr 11a

184-186

PL

Artykuł prezentuje praktyczne rozwiązania wysokosprawnych układów zasilania SSL (Solid State Lighting ) LED dużej mocy (prądy 350-700mA) z autonomicznych instalacji fotowoltaicznych wyposażonych w akumulatory 24V. Prezentowane układy zostały zaprojektowane, wykonane oraz przetestowane przez autorów i charakteryzują się sprawnościami rzędu 95%. Istotą tych rozwiązań jest zastosowanie nowoczesnych elementów elektronicznych, zaaplikowanych w sposób pozwalający na najbardziej efektywną zamianę napięcia z akumulatorów na prąd potrzebny do zasilania diod LED oraz zapewniający im odpowiednio długi czas życia.

EN

The paper deals with the practical solutions of high-efficient power supplies for high power SSL LED (current of 350-700mA) powered from photovoltaic devices equipped with 24 V batteries. These highly efficient solutions (up to 95%) were designed, made and tested by authors. The idea of these solutions is using modern electronic components to achieve the most efficient way of converting energy stored in a battery to current that was usable for feeding LED and providing them a long life.

18

SXDR64 – Multichannel low noise ASIC for CdTe and GaAs detectors

Kachel M.

Przegląd Elektrotechniczny

|

2010

|

R. 86, nr 11a

248-250

EN

A 64–channel ASIC called SXDR64 has been developed. The ASIC is aimed to work with DC coupled CdTe and GaAs detectors. Each channel of ASIC consists of charge sensitive amplifier, pole-zero cancellation circuit, 4th order shaper with programmable gain and peaking time from 115 ns to 380 ns, base-line restorer, two independent discriminators and two 20-bit counters. Simulated equivalent noise charge of the frontend electronics for 3 pF detector capacitance, detector leakage current of 500 pA and peaking time Tp = 380 ns is 123 electrons rms.

PL

SXDR64 jest 64-kanałowym układem scalonym przeznaczonym do odczytu sygnałów z detektorów CdTe oraz GaAs promieniowania X. Każdy kanał w układzie składa się ze wzmacniacza ładunkowego, układu kompensacji biegun-zero, układu kształtującego 4 stopnia, układu przywracania poziomu stałego, dwóch niezależnych dyskryminatorów oraz dwóch 20-bitowych liczników. Szumy oszacowane z symulacji wynoszą 123 el. rms, przy pojemności detektora 3p, prądzie upływu 0.5 nA.

19

Projekt scalonego wzmacniacza ładunkowego na potrzeby przetwarzania typu Time-over-Threshold

Kasiński K., Szczygieł R.

Pomiary Automatyka Kontrola

|

2010

|

R. 56, nr 9

1043-1046

PL

Praca przedstawia projekt scalonego wzmacniacza ładunkowego zaprojektowanego dla aplikacji w układzie do odczytu detektorów paskowych w eksperymencie fizyki wysokich energii wykorzystującego przetwarzanie typu Time-over-Threshold. Zastosowane rozwiązania zostały zapożyczone z układów pikselowych. Projekt wykonano dla technologii United Microelectronics Corporation 180 nm. Zaprojektowany wzmacniacz charakteryzuje się niskim poborem mocy, niskimi szumami a także bardzo szerokim zakresem liniowej pracy zachowując swoje właściwości dla obu polarności ładunków wejściowych.

EN

New High Energy Physics experiments require new and better solutions for the detector readout systems. This paper presents the project of the charge sensitive amplifier (CSA) for the silicon strip detector readout chip implementing the Wilkinson-type analog to digital converter (called also Time-over-Threshold processing). This allows to implement the reasonable resolution and speed ADC in each channel while keeping the overall power consumption low. This is due to the fact that the information about the input charge is kept in the CSA output pulse length and can be then easily converted to digital domain. It has been designed for the UMC (United Micro-electronics Corporation) 180nm technology and should fit into 50 Μm pitch channel slot. Some solutions were adapted from the pixel-oriented integrated circuits and are optimized for much higher detec-tor capacitances. Presented charge sensitive amplifier shows very high dynamic range - much higher than required 0-16 fC. The dynamic range is not limited by the dynamic range of the amplifier itself which is a feature of the implemented discharge circuit. The processing chain has an ability to operate for both holes and electrons while keeping the low power consumption (625 ΜW) and low noise (720 e- at 30 pF detector capacitance). The paper presents the simulation-based performance of the circuit.

20

The design of low power 11.6 mW high speed 1.8 Gb/s stand-alone LVDS Driver in 0.18žm CMOS

Kłeczek R.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 11

23-26

EN

Due to many advantages low voltage differential signaling LVDS has become a popular choice for fast data on-chip transmission, on-board/backplane or cable connections. LVDS standard offers achieving a high-speed data transmission and low power consumption at the same time. This paper presents a description of standard and design of LVDS transmitter fully compatible with IEEE specification, implemented in CMOS 180 nm UMC technology. The main driver's functional blocks: LVDS core and common mode feedback (CMFB) are described in detail, whereas control buffer and band-gap reference source are only mentioned. Results of simulation are also presented. Designed LVDS driver characterizes a very low level of static 7.5 mW and dynamic 8.5 mW (11.6 mW) power dissipation at data rate 400 Mb/s (1.8 Gbp/s).

PL

Niskonapięciowa transmisja różnicowa LVDS dzięki swoim licznym zaletom jest coraz częściej stosowana w układach transmisji danych. Praca przedstawia projekt modułu układu scalonego nadajnika LVDS. Układ został zaprojektowany w technologii CMOS firmy United Microelectronics Corporation, o rozmiarze charakterystycznym równym 180 nm. Opracowane rozwiązanie nadajnika jest kompatybilne ze specyfikacją IEEE. Zaprojektowany nadajnik LVDS charakteryzuje się bardzo niskim poziomem statycznego 7,5 mW, dynamicznego zużycia mocy 8,5 mW (11,6 mW), podczas transmisji danych z szybkością 400 Mb/s (1,8 Gb/s).