Wyniki wyszukiwania - BazTech

1

Functional decomposition of combinational logic circuits with PKmin

Michalski T., Kokosiński Z.

Czasopismo Techniczne. Elektrotechnika

|

2016

|

Y. 113, iss. 2-E

191--202

EN

In this paper, an application of the PKmin program for functional decomposition of multiinput multi-output combinational circuits is presented. The main focus is on balanced multilevel decomposition of logic circuits into minimal number of blocks, such as LUTs in FPGAs. Reduction of the input redundancy is available. Decomposition schemes include parallel, joint/disjoint serial and a mixed one. The decomposition with PKmin can be automated by means of a heuristic algorithm or can be supervised by the designer. A distinctive feature of PKmin is the visualization of the design steps and the final layout of blocks and their interconnections. PKmin is compared in an example with the program DEMAIN.

PL

W artykule przedstawiono zastosowanie programu PKmin do dekompozycji funkcjonalnej wielowyjściowych układów kombinacyjnych, a w szczególności do wielopoziomowej dekompozycji układów na minimalną liczbę bloków funkcjonalnych, takich jak komórki LUT w makrokomórkach FPGA. Możliwa jest wstępna redukcja wejść, a następnie dekompozycje: równoległa, szeregowa łączna i rozłączna oraz mieszana. Proces dekompozycji może być zautomatyzowany lub nadzorowany przez projektanta w trybie interaktywnym. Wyróżnikiem PKmin jest wizualizacja procesu projektowania. Końcowy schemat układu zawiera bloki składowe LUT oraz ich połączenia. Program PKmin został porównany na przykładzie z programem DEMAIN.

2

Synteza dwupoziomowych układów kombinacyjnych w programie PKmin

Kokosiński Z., Michalski T.

Czasopismo Techniczne. Automatyka

|

2012

|

R. 109, z. 1-AC

93--113

PL

W artykule przedstawiono nowy program PKmin stanowiący użyteczne narzędzie do syntezy kombinacyjnych układów cyfrowych. Program został skonstruowany na podstawie wyników wieloletnich badań prowadzonych w Politechnice Krakowskiej i może wspierać syntezę dwupoziomowych układów Semi Custom i Full Custom realizowanych na bramkach logicznych, układów dwupoziomowych opartych na PLA, układów wielopoziomowych a także dekompozycję funkcjonalną funkcji logicznych pod kątem implementacji w układach FPGA. Artykuł zawiera wyniki badań porównawczych algorytmów syntezy implementowanych w programie PKmin oraz porównanie efektywności programów PKmin i Espresso w zakresie syntezy układów dwupoziomowych realizowanych na bramkach i PLA.

EN

In this paper a new design tool is presented that is useful in automated synthesis of combinatorial logic. PKmin program is devoted for synthesis of 2-level circuits composed of gates and PLAs, multi-level circuits and a functional decomposition of logical functions for LUT-based logic implementations in FPGA. It has been built on the basis of the research conducted at Cracow University of Technology. In the paper design algorithms implemented in PKmin are mutually compared. Then, an experimental efficiency comparison of gate and PLA-based 2-level synthesis with PKmin and Espresso design tools is reported.

3

Optymalizacja rozmiaru pamięci jednostki sterującej poprzez zastosowanie metody współdzielenia kodów

Barkalov A., Titarenko L., Kołopieńczyk M.

Informatyka Teoretyczna i Stosowana

|

2005

|

R. 5, nr 9

105--114

PL

W artykule zaprezentowano sposób projektowania mikroprogramowalnego układu sterującego z wykorzystaniem metody współdzielenia kodów. W metodzie tej wprowadzono specjalny transformer adresów, który generuje adresy mikroinstrukcji reprezentowane poprzez pary . Takie podejście umożliwia wykorzystanie wszystkich zalet metody współdzielenia kodów niezależnie od charakterystyki interpretowanej sieci działań. Zaproponowana metoda umożliwia zmniejszenie rozmiaru pamięci w stosunku do wszystkich innych znanych metod projektowania jednostek sterujących. W artykule przedstawiono także przykład zastosowania proponowanej metody.