Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 Elektronika : konstrukcje, technologie, zastosowania

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: system-level synthesis

Sortuj według:

Ogranicz wyniki do:

Pros and cons of system-level synthesis of data-dominated algorithms

Dziurzański P.

Elektronika : konstrukcje, technologie, zastosowania

2010

Vol. 51, nr 10

169-171

SystemC is gaining popularity in the field of modeling and verification of hardware. Especially beneficial of this language usage is the stage of architectural analysis where the task to be computed are split between the HW and SW domains. Fast simulation of such system-level models is crucial in trade-offs between speed, area and power consumption of the target system. However, the hardware synthesis stage is still often performed from VHDL or Verilog models that have to be created manually or semi-automatic from a SystemC code. Thus in this paper we decided to present a complete design flow from a system-level rnodel to hardware synthesis of an example video codec based on SystemC using the 3rd part generation C-synthesis technology. The SystemC-based implementation will be compared with its handwritten VHDL counterpart.

SystemC zdobywa popularność w zakresie modelowania i weryfikacji sprzętu. Szczególnie opłacalne wydaje się użycie tego języka na etapie analizy architektury, gdzie zadania są przydzielane do domen sprzętowych i programowych. Szybka symulacja takich modeli jest krytyczna przy wyznaczaniu kompromisu między szybkością, powierzchnią i energią zużywaną przez docelowy system. Jednakże sam proces syntezy sprzętowej jest wciąż często wykonywany z modeli w VHDL lub Verilogu, które muszą być przepisywane ręcznie lub półautomatycznie z kodu w SystemC. Dlatego w niniejszym artykule zostanie przedstawiona synteza przykładowego kodeka wideo, w pełni wykorzystująca SystemC, z wykorzystaniem technologii syntezy C firm trzecich. Implementacja z SystemC zostanie porównana z ręcznie napisanym odpowiednikiem kodu w VHDL.

System-level perspective of computation and communication refinement for a subpredictor-blending-based compression system

Dziurzański P., Ulacha G.

Elektronika : konstrukcje, technologie, zastosowania

2007

Vol. 48, nr 12

86-89

The Electronic System Level (ESL) for modeling an architecture for lossless compression system on subpredictors blending is presented in this paper. We describe the reasons why system-level languages are appropriate for the design and provide some additional information on the state-of-the art synthesis from SystemC, the most popular ESL language. A brief description of the used compression technique has been provided, as well as some details on the Network-on-Chip architecture with packet-switching approach, utilized in the design. Experimental results show that the proposed algorithm is suitable for hardware realization and that the ESL synthesis is stable enough to apply it for similar projects.

Opisano zastosowanie modelowania na elektronicznym poziomie systemowym ESL (ang. Electronic-System-Level) do projektowania architektury systemu bezstratnej kompresji danych, wykorzystującej metodę mieszania predyktorów. Przedstawiono powody, dla których poziom ESL jest odpowiedni dla projektu i dostarczono informacji na temat najpopularniejszego obecnie języka modelowania na poziomie ESL - SystemC. Opisano również pokrótce stosowaną metodę kompresji, a także paradygmat sieci wewnątrzukładowych (ang. Network-on-Chip), wykorzystujących przełączanie pakietów. Przedstawione badania eksperymentalne pokazują, że zaproponowany algorytm można korzystnie zaimplementować w sprzęcie oraz że synteza sprzętowa z poziomu ESL jest wystarczająco stabilna i możliwa do zastosowania w przypadku podobnych zadań.