Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 13

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: sieć działań

Sortuj według:

Ogranicz wyniki do:

Wspólnota wiedzy, wspólnota działań oraz sieć wiedzy w perspektywie zarządzania wiedzą

Bendkowski J.

Zeszyty Naukowe. Organizacja i Zarządzanie / Politechnika Śląska

2014

z. 76

23--38

W ostatnich latach jest widoczna dominacja orientacji społecznej w teorii i praktyce zarządzania wiedzą. Pomimo istniejącej podbudowy teoretycznej, pozwalającej na wyodrębnienie terminów: wspólnota wiedzy, wspólnota działań oraz sieć wiedzy, w literaturze przedmiotu nie ma jasności co do tego, czy są to pojęcia tożsame, czy rozłączne. W niniejszym artykule podjęto próbę rozróżnienia powyższych terminów w wymiarze poznawczym i strukturalnym.

In the last few years, the social perspective has become the dominant paradigm in knowledge management studies. Despite the existence of concise theoretical constructs that enable us to identify the concepts of knowledge communities, communities of practice and knowledge networks, there is a lot of definitional misinterpretation in KM-literature and in practice. The aim of this paper is to clear the relevant terminology in epistemological and structural dimension.

Dekompozycja sieci działań układów sekwencyjnych w celu obniżenia poboru mocy

Bułatowa I., Salauyou V., Matujewicz P.

Pomiary Automatyka Kontrola

2014

R. 60, nr 7

501--503

Opracowana została metoda syntezy układów sekwencyjnych o obniżonym poborze mocy, algorytmy sterowania których opisywane są za pomocą sieci działań. Metoda syntezy polega na dekompozycji sieci działań na fragmenty realizowane w postaci oddzielnych automatów połączonych w dwupoziomową strukturę hierarchiczną. Zmniejszenie poboru mocy osiąga się przez odłączenie sygnału synchronizacji od nieaktywnych w danym momencie automatów. Zaproponowano schemat bramkowania sygnału synchronizacji z wykorzystaniem sygnałów struktury hierarchicznej. Opracowany został algorytm dekompozycji sieci działań na fragmenty realizowane jako komponenty struktury hierarchicznej. Przeprowadzone badania potwierdziły efektywność zaproponowanej metody.

In this paper a method for low-power design of hierarchical structures of sequential circuits specified by the Algorithmic State Machine (ASM) charts is presented. The proposed method uses a decomposition of the original sequential circuit into the smaller automata which are connected in a two-level hierarchical structure topology (Fig.1). A clock-gating approach [4, 5] is used to reduce power consumption of the sequential circuit. Due to this approach the power can be saved by clocking only one automaton of hierarchical structure at a time while the clock to the other automata is gated. As a result, only one automaton of hierarchical structure is active at any time while the others are idle, thus reducing the switching activity and minimizing the power dissipation. The algorithm of decomposition of the ASM chart into the fragments, which are implemented as components of a hierarchical structure, has been developed. The clockgating circuit (Fig. 2) which uses the control signals generated by the hierarchical structure is proposed. The power simulation method used to estimate the power consumption for original and decomposed circuits is described. Experimental results show that the proposed partitioning technique can reduce power consumption, on average 20.31%, over the original undecomposed circuit. An additional power saving is available by using special state encoding which reduces the switching activity of sequential circuits.

Synthesis of Moore FSM with encoding of collections of microoperations implemented with ASIC

Barkalov A., Titarenko L., Hebda O.

Pomiary Automatyka Kontrola

2012

R. 58, nr 6

514-518

The method for reduction of hardware amount in logic circuit of the Moore finite state machine is proposed. The method is oriented on customized matrix technology. It is based on representation of the next state code as a concatenation of the code for class of collection of microoperations and the code of the vertex. Such an approach allows elimination of a dependence between states and microoperations. As a result, both circuits for generation of input memory functions and microoperations are optimized.

: Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze matrycowej. Ta metoda jest oparta na przedstawieniu następnego kodu stanu jako konkatenacji kodu klas zbiorów mikrooperacji i kodów wierzchołków. Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego. Oprócz tego przy zastosowaniu danej metody nie istnieje zależność między kodami stanów i kodami zbiorów mikrooperacji co pozwala zmniejszyć liczbę termów w bloku mikrooperacji. Artykuł przedstawia także przykład zastosowania proponowanej metody.

Synteza hierarchicznych struktur automatów mikroprogramowalnych

Salauyou V., Bułatova I.

Pomiary Automatyka Kontrola

2012

R. 58, nr 7

599-601

Przedstawiono metodę syntezy hierarchicznych struktur automatów mikroprogramowalnych, algorytmy sterowania których opisywane są za pomocą sieci działań. Metoda syntezy umożliwia realizację złożonych układów sterowania w postaci sieci hierarchicznie podporządkowanych automatów. Opracowany został algorytm dekompozycji sieci działań na fragmenty realizowane jako komponenty struktury hierarchicznej. Przeprowadzono badania wpływu parametrów sieci działań na możliwość oraz koszt realizacji struktury hierarchicznej.

In this paper a method for synthesis of hierarchical structures of microprogram automata specified by the Algoritmic State Machine (ASM) charts [4] is presented. The proposed method enables the synthesis of complex control systems as a network of hierarchically subordinated automata (Fig. 1), each of which can be implemented on a separate PLD device with limited parameters. Two-level hierarchical structure can also be used to implement control algorithms with repeated fragments [6]. In this approach each repeated section is implemented in the structure only once, and is called many times during the algorithm execution. Additionally, a modified hierarchical structure that allows parallel execution of algorithm fragments is proposed (Fig. 4). The algorithm of decomposition of the ASM chart into fragments which are implemented as components of a hierarchical structure was developed. The synthesis algorithm considers limitations on the fragments size and minimizes the number of links between the different automata. The conditions the expediency of ASM decomposition into fragments to be implemented in a separate automata of the hierarchical structure are taken into consideration, too. A prerequisite for implementation of the method is decomposition of the ASM to fragments having only one input and one output, which is not always possible to fulfill. The experimental results show how the possibility of realization and the cost of implementation of the microprogram automata hierarchical structures depend on the parameters of the ASM charts.

Design of pseudo-equivalent microprogram automata on programmable logic devices

Bułatowa I., Radziwoniuk M.

Zeszyty Naukowe Politechniki Białostockiej. Informatyka

2011

Z. 7

17-29

Metody syntezy automatów mikroprogramowalnych oparte na wprowadzeniu dodatkowych stanów wewnętrznych prowadzą do otrzymania automatów pseudoekwiwalentnych. Sekwencja słów wyjściowych takich automatów naruszana jest pojawieniem się zerowych słów wyjściowych w stanach dodatkowych, co nie zawsze jest dopuszczalne w zastosowaniach praktycznych. W artykule została przedstawiona nowa metoda syntezy automatów mikroprogramowalnych, która pozwala przekształcić automat pseudoekwiwalentny na postać ekwiwalentną. Zaproponowana została zmodyfikowana struktura automatu mikroprogramowalnego, w której zmiana sygnałów wyjściowych jest możliwa wyłącznie w stanach podstawowych, tym samym eliminuje się słowa zerowe na wyjściach automatu. Badania eksperymentalne pokazały, że złożoność realizacji zaproponowanej struktury na układach programowalnych wzrasta w nieznacznym stopniu, natomiast takie podejście pozwala znacznie rozszerzył obszar zastosowania metod syntezy automatów mikroprogramowalnych opartych na wprowadzeniu dodatkowych stanów wewnętrznych.

In this paper, a new method of synthesis of microprogram automata from ASM specification is presented. This method allows converting pseudo-equivalent automaton to an equivalent one by eliminating the zero-value output sets appearing in additional internal states. The proposed method is based on a modified model of microprogram automaton, which permits changing the output signals only in the basic internal states, thereby eliminating the zero-value sets of output signals generated in additional states of pseudo-equivalent automata. This allows removing the adverse effects of introducing additional states and provides a wider application of numerous methods for the synthesis of pseudo-equivalent microprogram automata. The experimental results show that the cost of realization of the proposed structure in programmable logic devices increases insignificantly, but then it leads to extend the field of application synthesis methods based on the introduction of additional internal states.

Optimization of Moore finite-state-machine matrix circuit

Barkalov A., Titarenko L., Hebda O.

Pomiary Automatyka Kontrola

2011

R. 57, nr 8

939-941

The method for reduction of the area of matrix implementation of the Moore finite state machine (FSM) circuit is proposed. The method is based on optimal state coding and decomposition of a matrix in two sub-matrices. Thus, classes of the pseudoequivalent states are used. Such approach allows reducing number of lines of the Moore FSM transition table to that of the equivalent Mealy FSM. As a result, the area of the matrices forming the excitation function of a states memory register is optimized. An example of the proposed method application is given.

Model skończonego automatu stanu typu Moore'a jest często stosowany w jednostkach sterujących [1]. Postęp technologii półprzewodnikowej pozwala na tworzenie coraz bardziej złożonych układów cyfrowych. W przypadku produkcji masowej szeroko stosowane są układy ASIC (ang. Application-Specified Integrated Circuits). W układach ASIC automaty skończone są projektowane przy użyciu struktur macierzowych (rys. 1). Jednym z głównych problemów syntezy automatów skończonych ze strukturami macierzowymi jest zmniejszenie powierzchni układu scalonego zajmowanej przez układ logiczny automatu Moore'a. W artykule proponowana jest metoda, która jest ukierunkowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Ta metoda jest oparta na optymalnym kodowaniu stanów i rozbijaniu macierzy termów na dwie podmacierze (rys. 2). Takie podejście pozwala zmniejszyć liczbę linii w tabeli przejść automatu Moore'a do liczby linii równoważnej automatowi z wyjściami typu Mealy'ego (tab. 2). Artykuł przedstawia także przykład zastosowania proponowanej metody.

Matrix implementation of Moore FSM with expansion of coding space

Barkalov A. A., Titarenko L., Hebda O.

Pomiary Automatyka Kontrola

2010

R. 56, nr 7

694-696

The proposed method is targeted on reduction of hardware amount in logic circuit of Moore finite-state machine implemented with customized matrices. The method is based on using more than minimal amount of variables in codes of FSM internal states. The method includes two stages of state encoding. The second stage is connected with recoding of states inside each class of pseudoequivalent states. An example is given for proposed method application.

Zaproponowana metoda jest zorientowana na redukcję zasobów sprzętowych potrzebnych do implementacji skończonego automatu stanu typu Moore'a implementowanego w układach o strukturze macierzowej. Metoda wykorzystuje dwuetapowe kodowanie stanów, w którym liczba zmiennych jest większa od minimalnej. W pierwszym etapie realizowane jest optymalne kodowanie stanów dla klas stanów pseudorównoważnych. Poszczególne stany są reprezentowane jako pojedynczy unikalny interwał boolowskiej przestrzeni kodów. Etap ten jest konieczny do zoptymalizowania układu realizującego funkcje wejść. W drugim etapie zamieniana jest kolejność stanów w ramach poszczególnych klas stanów pseudorównoważnych, co pozwala na optymalizację powierzchni macierzy implementującej funkcje wyjść. Proponowana metoda może zostać użyta w układach CPLD z komórkami PAL i PLA oraz w układach FPGA. W artykule przedstawiono także przykład zastosowania proponowanej metody.

System wspomagający projektowanie mikroprogramowanych układów sterujących

Kołopieńczyk M.

Pomiary Automatyka Kontrola

2009

R. 55, nr 8

578-580

W artykule zaprezentowano system wspomagający proces projektowania mikroprogramowanych układów sterujących (ang. Compositional Microprogram Control Unit). Głównym zadaniem systemu jest usprawnienie procesu opisu algorytmu sterowania mikroprogramowanych układów sterujących za pomocą sieci działań jak również translacja graficznej reprezentacji sieci działań do specyfikacji tekstowej. Aplikacja umożliwiała tworzenie sieci działań a następnie zapisanie utworzonego modelu do jednego z dostępnych w systemie formatów: pliku tekstowego o zadanej strukturze, dokumentu XML, pliku graficznego JPEG. W artykule omówiono główne funkcje programu jak również struktury danych umożliwiające tworzenie, przechowywanie oraz prezentację sieci działań.

This paper presents a system which supports the design process of compositional microprogram control units (3, 6, 8). The control algorithm of the compositional control unit is very often described by flow-charts. The proposed approach improves the design process of a microprogram control unit algorithm defined by flow-charts. It allows translating the graphical flow-charts representation into a textual flow-chart specification form as well [3, 5]. The software FCADiagramsEditor has been implemented using Java language and is independent of the operating system and processor. FCADiagramsEditor allows saving the flow-chart in XML structure (Fig. 4) and in JPEG file (Fig. 2). In this paper the data structures for creation, storage and presentation of flow-charts are also proposed. The paper is divided into four parts. The first section is a brief introduction to the issues of compositional microprogram control unit design [1, 7]. In the second section the graphical and textual flow-chart specification is presented .The structure of the data formats and programmable environment are described in the third section, while the last - fourth - section contains a summary.

Koncepcja systemu wspomagającego projektowanie mikroprogramowanych układów sterujących

Kołopieńczyk M.

Pomiary Automatyka Kontrola

2009

R. 55, nr 7

470-472

W artykule zaprezentowano aplikację wspomagającą proces projektowania mikroprogramowanych układów sterujacych (ang. Compositional Microprogram Control Unit, CMCU). Do opisu algorytmu sterowania układów mikroprogramowanych wykorzystano sieć działań (ang. flow-chart). Głównym zadaniem aplikacji jest usprawnienie procesu opisu układów sterujących za pomocą sieci działań jak również translacja graficznej formy sieci działań do specyfikacji tekstowej. W artykule zaproponowano i omówiono struktury danych umożliwiające tworzenie, przechowywanie oraz prezentację sieci działań.

The paper presents a concept of a system supporting the design process of compositional microprogram control units. The control algorithm of the compositional control unit is very often described by flow-charts. The proposed approach improves the design process of the microprogram control unit algorithm defined by flow-charts. It allows translating the graphical flow-chart representation into a textual flow-chart specification from as well. The data structures for creation, storage and presentation of flow-charts are also proposed. The paper is divided into four sections. The first section is a brief introduction to the issues of compositional microprogram control unit design. In the second one the graphical and textual flow-chart specification is presented. The third section describes the structure of the data formats and programmable environment. The last - fourth - section contains a summary.

Analiza zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów

Kołopieńczyk M.

Pomiary Automatyka Kontrola

2009

R. 55, nr 7

482-484

W artykule zaprezentowano wyniki prac nad zmniejszeniem zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Do syntezy i implementacji struktur wykorzystano oprogramowanie Xilinx ISE 8.2i. Zastosowano cztery dostępne w pakiecie ISE strategie optymalizacji. Platformę docelową stanowił układ FPGA Xilinx Virtex-II Pro (xc2vp30-7ff896c). Badania wykazały, że wprowadzenie bloku konwertera adresu skutkuje, dla niektórych przypadków, co najmniej 50 % zmniejszeniem rozmiaru pamięci mikroprogramowanego układu sterującego ze współdzieleniem kodów.

The paper presents the results of investigations on decrease in hardware resources usage in microprogram control units with code sharing. Two types of microprogram control units are compared: a structure with the address converter and that without it. Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit. Four optimization strategies available in the package ISE were applied. Two strategies focus on the resources usage optimisation (area level 1, area level 2); the other two - on the device maximum frequency (speed level 1, speed level 2). The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c).The test results show that in some cases the memory consumption drops even by 50 % in comparison with the implementation without the address converter. It should be noted that adding an additional block (address converter) to the microprogram control unit does not cause an increase in the hardware resource use. The paper is divided into four parts. First section is a brief introduction to the issues of compositional microprogram control unit design. In second and third sections the results of resource utilisation are presented. The last - fourth - chapter contains a summary.

Elementary chains modification for control unit optimization

Barkalov A. A., Titarenko L., Bieganowski J.

Pomiary Automatyka Kontrola

2008

R. 54, nr 8

588-590

The method of optimization of the hardware amount in addressing circuit of compositional microprogram control unit is proposed. Method is based on expansion of the microinstruction format by the field with code of the class of pseudoequivalent operational linear chains. Minimization is reached due to decreasing of the number of terms in system of Boolean functions describing the addressing circuit. An example of application of proposed method is shown.

W artykule przedstawiono metodę syntezy mikroprogramowanego układu sterującego z współdzieleniem kodów. Metoda jest zorientowana na zmniejszenie liczby makrokomórek PAL w części kombinacyjnej układu dzięki zastosowaniu zmodyfikowanych łańcuchów bloków operacyjnych. Proponowana modyfikacja polega na dodaniu do każdego łańcucha dodatkowych mikroinstrukcji z kodami klas łańcuchów pseudorównoważnych. W artykule przedstawiono także warunki jakie muszą być spełnione aby możliwe było zastosowanie proponowanej metody oraz analizę jej efektywności.

Optymalizacja mikroprogramowanego układu sterującego poprzez zastosowanie współdzielenia kodów

Titarenko L., Kołopieńczyk M.

Pomiary Automatyka Kontrola

2006

R. 52, nr 6 bis

53-55

Zaproponowana w artykule metoda współdzielenia kodów umożliwia minimalizację rozmiaru pamięci niezależnie od charakterystyki implementowanego algorytmu sterowania. Metoda oparta jest na przekształceniu adresu, reprezentowanego jako pary , w adres mikroinstrukcji. W artykule przedstawiono także przykład zastosowania proponowanej metody.

A presented code sharing method permits to save minimal size of control memory independently on characteristics of implemented control algorithm. Method is based on transformation of address of the pair

 into address of microinstruction. An example of proposed method application is given.


	

									
									
								
							
								
								
								
								  
								
								
									
										































	
	
	
		
			13
		
		
			
				
				
					
						
					
				
			
			
				
				











	
		
		
		
							








				
					Optymalizacja rozmiaru pamięci jednostki sterującej poprzez zastosowanie metody współdzielenia kodów
				
			
		
		
	
	
	
	
	
	
		
			
		
		
		
				
					
					











	
		
			
				
			
			
		
		
			
																	
			
			
		
															

	
		
			
			
				
			
		
		
			
																	
			
			
		
															

	
		
			
			
				
			
		
		
			
																	
			
			
		
															


Barkalov A., Titarenko L., Kołopieńczyk M.					

				
				
					
						











	

	

	
		
		
	

	



	
		
			
				Informatyka Teoretyczna i Stosowana
				
		
		
		


						
							











	

	
		
		
	

	

	



	|
	2005


							

















	
		
		
	

	

	

	



	|
		
	R. 5, nr 9

						
							

















	

	

	

	




							105--114
						
					
					
				
		
		
	
	
	
	
	
				
		          
					
					    
					      	






 

    
    
    PL
    
   		W artykule zaprezentowano sposób projektowania mikroprogramowalnego układu sterującego z wykorzystaniem metody współdzielenia kodów. W metodzie tej wprowadzono specjalny transformer adresów, który generuje adresy mikroinstrukcji reprezentowane poprzez pary . Takie podejście umożliwia wykorzystanie wszystkich zalet metody współdzielenia kodów niezależnie od charakterystyki interpretowanej sieci działań. Zaproponowana metoda umożliwia zmniejszenie rozmiaru pamięci w stosunku do wszystkich innych znanych metod projektowania jednostek sterujących. W artykule przedstawiono także przykład zastosowania proponowanej metody.